

Algorithmen im Chip-Entwurf 2

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse

Andreas Koch
FG Eingegebettete Systeme
und ihre Anwendungen
TU Darmstadt

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse


Organisatorisches

- Vorgehensweise
 - Anmeldebögen
- Wichtige Spalten ganz rechts: Ankreuzen
 - IV 4 SWS
 - ◆ Sie wollen nur das ganze Programm
 - ◆ Falls Sie keinen Platz bekommen, vertagen Sie sich
 - IV 4 SWS / Fallback VL 2 SWS
 - ◆ Sie versuchen einen Platz zu bekommen
 - ◆ Falls Sie keinen kriegen, hören Sie nur die VL
 - VL 2 SWS
 - ◆ Sie wollen ohnehin nur die VL hören
 - Gar nix
 - ◆ Sie setzen in diesem Durchgang aus


Übersicht

- Grundlagen von VLSI-Chips
- Kompaktierung
 - Längste Pfade
- Datenstrukturen für Schaltungen
- Timing-Analyse
- Zusammenfassung

Transistororschaltungen




Seitenansicht durch Chip




Dual-Well Trench-Isolated CMOS Process


Layout-Sicht




Fertigung



Entwurfsregeln 1



Entwurfsvorschriften 2





- A - minimale Breite
- B - minimaler Abstand (L1-L2)
- C - minimaler Abstand (L1-L1)
- D - minimale Überlappung

- Bei ASIC-Layouts
 - Grundlage für erfolgreiche Fertigbarkeit
 - Von „Technologen“ erarbeitet

Symbolisches Layout

- Kein vollständiges Layout
 - Keine absoluten geometrischen Angaben
- Stattdessen
 - Symbole für Elemente
 - ◆ Transistoren, Kontakte
 - Für Elemente noch variabel
 - ◆ Länge, Breite, Layer
 - Einige Angaben fehlen vollständig
 - ◆ n- und p-Wells (irrelevant für Funktionalität)
 - ◆ Automatisch berechenbar

Symbolisches Layout



Kompaktierung

- Komprimieren/Expandieren von Layouts
 - Unter Beachtung der Design-Rules
- Anwendungsgebiete
 - Layout-Compilerung
 - ◆ Von symbolischen in geometrische Layouts
 - Flächenminimierung
 - ◆ Von bestehenden Layouts
 - Korrektur
 - ◆ Entfernung von Entwurfsregelverletzungen
 - Skalierung
 - ◆ Portierung eines Layouts auf andere Technologie

Vorgehensweise

■ Eindimensional (1D)

- Nur eine Richtung bearbeitet
 - ◆ Operationen: Bewegen, Stauchen
- Oft abwechselnd in X, Y Richtungen


■ Zweidimensional (2D)

- Beide Richtungen simultan bearbeiten


■ Problem

- 1D ist effizient machbar, aber suboptimal
- 2D liefert optimale Lösung, ist aber NP-hard

Kompacktierung 1




Kompacktierung 2




Kompaktierung 3

■ 2D Kompaktierung



- Optimal
- NP-vollständig
- Vorgehensweise
 - Mehrfache 1D-K
 - Wechselnd in H, V
 - Aber: nicht optimal



Modellierung 1




Modellierung 2



Modellierung 3


■ Einschränkungsgraph $G(V, E)$

- Gerichtet von (v_i, v_j)
 - Zyklenfrei
- Längster Pfad von v_0 zu v_i
→ Minimale Koordinate von x_i



Modellierung 4

■ Bedingungen an maximalen Abstand



Modellierung 5

■ $|x_C - x_W| \leq d$

- $x_j - x_i \leq c_{ij}, c_{ij} \geq 0$
- $x_i - x_j \geq -c_{ij}$

■ **Passende Form für Einschränkungsgraph**

- Jetzt aber Richtung (v_j, v_i): Zyklen möglich!

■ **Aufgabe:**

- Berechnung des längsten Pfades in Graphen mit Zyklen

Längster Pfad

■ Zyklenfreie Graphen


- OK, ähnlich BFS

■ Graphen mit Zyklen

- Ohne positiven Zyklus: OK

- Mit positivem Zyklus: Undefined

- ◆ Kompaktierung: Überbeschränktes Layout




Zyklusfreie Graphen 1

```
main() {  
    for (i:=0; i ≤ n; ++i)  
        xi := 0;  
    longest_path(G);  
}  
  
longest_path(G) {  
    for (i:=1; i ≤ n; ++i)  
        pi := vi.indegree();  
    set Q := {v0};  
    while (Q ≠ Ø) {  
        vi := Q.pickany();  
        Q := Q \ {vi};  
        foreach (vi, vj) ∈ E {  
            xj := max(xj, xi + dij);  
            -pj;  
            if (pj ≤ 0)  
                Q := Q ∪ {vj};  
        }  
    }  
}
```

- **Directed Acyclic Graph (DAG)**
- **Längster, gerichteter, einfacher Pfad (trail)**

Zyklusfreie Graphen 2

Q	p ₁	p ₂	p ₃	p ₄	p ₅	x ₁	x ₂	x ₃	x ₄	x ₅
nil	1	2	1	2	1	0	0	0	0	0
{v ₀ }	0	1	1	2	1	1	5	0	0	0
{v ₁ }	0	0	1	2	0	1	5	0	0	3
{v ₂ ,v ₅ }	0	0	0	1	0	1	5	6	6	3
{v ₃ ,v ₅ }	0	0	0	0	1	0	1	5	6	3
{v ₅ }	0	0	0	0	0	0	1	5	6	3
{v ₄ }	0	0	0	0	0	0	0	1	5	6



Graphen mit Zyklen

- Nur mit negativen Zyklen
- Erkenne positive Zyklen
 - Überbeschränkte Layouts
- Aber lokalisiere sie nicht

Längster Pfad mit Liao-Wong 1

```
count := 0;  
for (i:=1; i ≤ n; ++i)  
    xi := -∞;  
    x0 := 0;  
do {  
    is_modified := false;  
    longest_path(Gf);  
foreach (vi, vj) ∈ Eb  
    if (xj < xi + dij) {  
        xj := xi + dij;  
        is_modified := true;  
    }  
    ++count;  
    if (count > |Eb| && is_modified)  
        error("positive cycle!");  
    } while (is_modified);
```

■ Idee:

- Trennen zwischen

- ◆ Ef: min. Distanz

- ◆ Eb: max. Distanz

- ◆ Erzeugen Zyklen!

- Berechne LP $G_f(V, E_f)$


- Korrigiere für E_b

- ◆ Schließen Zyklen

- Stabilisiert sich in $|E_b|$

- ◆ Jedes eb nur 1x in Pfad
- sonst überbeschränkt

Längster Pfad mit Liao-Wong 2



- Verbesserung: longest_path(G_f) bemerkt Änderung

- $O(|E_f| \times |E_b|)$

LP mit Bellman-Ford 1

- Kein Unterschied zwischen E_f und E_b
- Vergleichbar azyklischem LP
 - Aber mehrere Durchläufe durch Graph

LP mit Bellman-Ford 2

```
for (i:=1; i ≤ n; ++i)
    xi := -∞;
    x0 := 0;
    count := 0;
    S1 := {v0};
    S2 := ∅;
    while (count ≤ n && S1 ≠ ∅) {
        foreach vi ∈ S1
            foreach (vi, vj) ∈ E
                if (xj < xi + dij) {
                    xj := xi + dij;
                    S2 := S2 ∪ {vj};
                }
        S1 := S2;
        S2 := ∅;
        ++count;
    }
    if (count > n) error("positive cycle!");
```

■ Idee:

- Zwei Wellenfronten
 - ◆ S_1 : aktuelle
 - ◆ S_2 : nächste Iteration
- Zyklendetektion
 - ◆ k -te Iteration

► LP durch $k-1$ Knoten


- ◆ LP hat max. n Knoten

► Falls mehr Iterationen

- ◆ Zyklus!

• $O(n^3)$, avg. $O(n^{1.5})$


LP mit Bellman-Ford 3



Übersicht Pfad-Algorithmen

- LP wird SP bei Multiplikation der c_{ij} mit -1
- Gerichtete zyklenfreie Graphen (DAGs)
 - SP und LP lösbar in linearer Zeit
- Gerichtete Graphen mit Zyklen
 - Alle Gewichte positiv
 - ◆ SP in P (Dijkstra), LP ist NP-vollständig
 - Alle Gewichte negativ
 - ◆ LP in P, SP ist NP-vollständig
 - Keine positiven Zyklen: LP in P
 - Keine negativen Zyklen: SP in P
 - Sonst: NP-vollständig

Kritische ./. Unkritische Elemente



■ Layout-Breite

- Hängt nur von kritischen Elementen ab


■ Unkritische Elemente: Verschiebbar

- Beeinflussen aber weitere Iterationen

Kompaaktierungsdetails

- **Freie Layoutelemente**
 - Optimale Lösung ist 2D-Kompaaktierung
- **Einfügen von Jogs (Knicke in Leitungen)**
- **Berechnung der Einschränkungen**
 - Einfacher n^2 -Ansatz: Redundanzen
- **Hierarchisches Vorgehen**

Darstellung von Schaltungen 1



Darstellung von Schaltungen 2

- **Instanz oder Zelle**
 - Ein Auftreten einer Master-Zelle
 - Speichert Instanz-spezifische Eigenschaften
 - ◆ z.B. Name
- **Master-Zelle**
 - Speichert Eigenschaften aller Instanzen
 - ◆ z.B. Funktion, Ports, Layout, ...
- **Netz**
 - Verbindung von mehreren Ports
- **Port**
 - Anschlusspunkt von Leitung an Zelle
 - l.d.R. nicht untereinander austauschbar
 - Hierarchie: Terminals werden zu Ports

Darstellung von Schaltungen 3

```
class cell_master {
    String name;
    truth_table func;
    Rect extent;
    set<port_master> ins, outs;
    ...
};

class cell {
    cell_master master;
    String name;
    set<port> ins, outs;
    ...
};


class port {
    port_master master;
    String id;
    cell parent;
    net connects;
    ...
};

class net {
    String name;
    set<port> joined;
}
```

Darstellung von Schaltungen 4


Master

Layout von NAND




Schaltungsfragment


NAND g1




Darstellung von Schaltungen 5




Schaltungen als Graphen 1



Schaltungen als Graphen 2



Schaltungen als Graphen 3



- Cliques-Modell
 - Netze nicht mehr explizit modelliert
 - Zellen an Netzen bilden jetzt Clique

Schaltungsdarstellungen

- Zelle-Port-Netz Modell
 - Tripartiter Graph
 - Bipartiter Graph
 - Clique-Modell
- Ungenauer
- 

- Für Problem *passendes* Modell wählen
 - Mehr Daten nicht immer besser
- Konvertierungs Routinen bereitstellen
 - Nur in ungenauere Darstellung möglich
 - Buchführen über Herkunft von Daten

Grundlagen Timing-Analyse


■ Wozu?

- Analysiere fertige Layouts
- Analysiere einzelne Verbindungen während Layouterzeugung
 - ◆ Erkenne kritische Verbindungen
 - ◆ Behandle diese mit Vorrang

■ Worauf?

- Schaltungselemente
 - ◆ Gatter, Wertetabellen (LUT), Register, I/O-Blöcke, ..
 - ◆ Bleiben konstant, exakte Verzögerungen bekannt
- Netze
 - ◆ Nur nach Layouterzeugung bekannt, vorher schätzen

Modellierung



■ Auf „5-partitem“ Graph

- Externe Ein-/Ausgänge, Ein-/Ausgangs-Ports

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse

Berechnung Ankunftszeit

- Ankunftszeit (Arrival) an Knoten v:

$$T_a(v) = \underset{(u,v) \in E}{\operatorname{Max}} (T_a(u) + w(u,v))$$

- Idee: BFS oder zyklenfreier LP

- Beginne mit $T_a(v) = 0$ für Knoten v die sind:
 - ◆ Externer Eingang, Registerausgang
 - ◆ Bearbeite Knoten mit bearbeiteten Vorgängern
- Späteste Gesamtankunftszeit $D_{\max} = \text{Taktper.}$
- An externem Ausgang oder Registereingang
 - ◆ Im Beispiel 13,6ns

Spätestmögliche Ankunftszeit

- Wie unwichtig sind unkritische Netze?
 - Idee: Verschiebbare Elemente bei Kompakt.
 - Hier auf Zeitintervalle anwenden (*slack*)
 - „Wieviel langsam kann ein Netz werden, ohne dass die gesamte Schaltung leidet?“

- Berechnung
 - Mittels spätestmöglicher Ankunftszeit
 - ◆ Required time $T_r(u)$ an Knoten u
 - ◆ Spätestmöglicher Ankunftszeitpunkt von Signalen
 - ◆ Sonst Verlangsamung der ganzen Schaltung
 - ◆ Analog Kompaktierungsbeispiel
 - ◆ Rechteste Position ohne Breitenvergrößerung

Berechnung $T_r(u)$ & $\text{slack}(u, v)$

- Beginne mit $T_r(u) = D_{\max}$ für Knoten:
 - Externer Ausgang, Registereingang
 - Nun BFS/LP rückwärts
 - Bearbeite Knoten
 - Nur mit komplett bearbeiteten Vorgängern
 - ◆ Rückwärts: Vorgänger hier sind sonst Nachfolger!

$$T_r(u) = \min_{(u, v) \in E} (T_r(v) - w(u, v))$$

- Slack einer Verbindung von u nach v

$$\text{slack}(u, v) = T_r(v) - T_a(u) - w(u, v)$$

- **Beachte:** Auf kritischem Pfad slack = 0

Beispiel s27.critical

```
Node: 4 INPAD_SOURCE Block #2 (s27_in_3)
T_arr: 0 T_req: -3.88578e-16 Tdel: 5e-10

Node: 5 INPAD_OPIN Block #2 (s27_in_3_)
Pin: 0
T_arr: 5e-10 T_req: 5e-10 Tdel: 5e-09
Net to next node: #2 (s27_in_3_). Pins on net: 5.

Node: 12 CLB_IPIN Block #6 (s27_out)
Pin: 0
T_arr: 5.5e-09 T_req: 5.5e-09 Tdel: 0

Node: 17 SUBBLK_IPIN Block #6 (s27_out)
Pin: 0 Subblock #0
T_arr: 5.5e-09 T_req: 5.5e-09 Tdel: 9e-10

Node: 21 SUBBLK_OPIN Block #6 (s27_out)
Pin: 4 Subblock #0
T_arr: 6.4e-09 T_req: 6.4e-09 Tdel: 0

Node: 16 CLB_OPIN Block #6 (s27_out)
Pin: 4
T_arr: 6.4e-09 T_req: 6.4e-09 Tdel: 1e-09
Net to next node: #5 (s27_out). Pins on net: 2.

Node: 10 OUTPAD_IPIN Block #5 (out:s27_out)
Pin: 0
T_arr: 7.4e-09 T_req: 7.4e-09 Tdel: 3e-10

Node: 11 OUTPAD_SINK Block #5 (out:s27_out)
T_arr: 7.7e-09 T_req: 7.7e-09
```

Nodes on crit. path: 8 Non-global nets on crit. path: 2.
Global nets on crit. path: 0.
Total logic delay: 1.7e-09 (s) Total net delay: 6e-09 (s)

Weiteres Vorgehen

- Dienstag
 - Kick-Off für praktische Arbeiten
 - Vorher zu 3er Gruppen zusammenfinden
 - Vorher den Leitfaden lesen
 - ◆ ... um gezielt Fragen stellen zu können
- Nächste Vorlesung: Freitag
- Kleine Übungsaufgabe
 - Berechne $T_{\alpha'}$, T_r , Slack
 - ◆ Für das Beispiel auf Folie 46
- Allgemeine Vorbereitung
 - Buch Kapitel 5.5 - 5.9

Zusammenfassung

- Kompaktierung
- Berechnung der längsten Pfade
 - Ohne und mit Zyklen
- Modellierung von Schaltungen
 - Graphbasiert
 - Hierarchisch
- Timing-Analyse
 - Ankunftszeit
 - Spätestmöglicher Ankunftszeit
 - Slack