

Längenmaße und Platzierung: VPR

Andreas Koch
FG Eingebettete Systeme
und ihre Anwendungen
TU Darmstadt

- **Längenmaße**
- **Arten von Platzierungsproblemen**
- **Konkreter FPGA-Placer: VPR**
- **Zusammenfassung**

Verdrahtungsfläche


- **Mögliches Platzierungs-Qualitätskriterium**
 - Gesamtfläche für Verdrahtung
 - ◆ Nur bei ASIC
 - ◆ Bei FPGA: Feste Breite der Leitungen, Länge reicht
- **Aber: Vollständiges Routing zu komplex**
 - NP
- **Abschätzen der Länge durch Metrik**
 - Einzel pro Netz
 - Aufsummieren der Teillängen
 - Multiplizieren mit angenommener
 - ◆ Leitungsbreite plus
 - ◆ Leitungsabstand

Längenmetriken 1


- Halber Umfang (half perimeter)
 - Rechteck um alle Terminals des Netzes





exakt



exakt




untere Grenze



Längenmetriken 2

■ Minimaler Rechtwinkliger Überspannender Baum (MRST)




$$L_R = 19$$

■ Sonderfall von MRST

- In P via Prim's Algorithmus (im Buch 3.4.4)
 - ◆ Vollständiger planarer Graph

Längenmetriken 3

■ Rechtw. Steiner-minimaler Baum (RSMT)



$$L_S = 15$$

$$L_R / L_S = 1,26$$

■ RSMT-Berechnung ist NP-vollständig

- Annäherung durch MRST: max. 1,5x so lang
- Bessere Näherungen existieren

■ Quadratischer Euklidischer Abstand

- Arbeitet auf Zellen, nicht auf Netzen
 - ◆ Für Clique-Modell geeignet

$$\frac{1}{2} \sum_{i=1}^n \sum_{j=1}^n \gamma_{ij} [(x_i - x_j)^2 + (y_i - y_j)^2]$$

■ γ_{ij}

- =0 wenn $(v_i, v_j) \notin E$
- = $|(v_i, v_j)|$: Gewichtet nach Anzahl Kanten
- < $|(v_i, v_j)|$: nicht nur Einzelleitungen


Platzierungsprobleme

- **Standardzellen**
 - Semi-Custom
- **Building Block**
 - Teilweise Full-Custom möglich
- **MPGA/FPGA**
 - Auf vorgegebene Strukturen

Standardzellen 1



■ Standardzellen (Semi-Custom)

- Kleinere Schaltungen (Gatter) aus Bibliothek
- Festes Layout
 - ◆ Grösse
 - ◆ Terminal-Anordnung
- Anreihbar in Zeilen
 - ◆ Logistische Signale




Standardzellen 2

- Zeilenweise Anordnung
- Verdrahtung zwischen Zeilen
- Ausnahmen
 - Angrenzende Verbindungen (abutment)
 - Durchleitungen (feedthroughs)



Building Blocks 1


- **Mehr Flexibilität**
 - Kann auch Full-Custom Teile enthalten
 - Automatisch generierte Blöcke (z.B. RAM)
- **Verdrahtungskanäle an allen Seiten**



- **Mask-Programmable Gate Array**
 - Modebezeichnung: Structured ASIC
- **Field-Programmable Gate Array**
- **Feste Anordnung von**
 - Logik
 - Verdrahtung
- **Anpassung auf Anwendung**
 - MPGA: Beim Hersteller (Metalllagen)
 - FPGA: Beim Anwender (Programmierung)

MPGA/FPGA 2

Switch
Box



Längenmaße und VPR-Placer

- **Sehr ähnlich zu UPP**
- **Aber: Segmentierte Verbindungen**
 - Mehrere Verdrahtungslängen
- **Verzögerung abhängig von**
 - Anzahl durchlaufener Switch Boxes
 - Last (Fan-Out)
- **Feste Verdrahtungskapazität**
- **Nicht jede Platzierung verdrahtbar**
- **Verdrahtbarkeit in Kostenfunktion**

- **Versatile Place and Route**
 - Betz und Marquardt, U Toronto
- **Platzierer**
 - **Simulated Annealing-basiert**
 - ◆ Adaptive Annealing Schedule
 - **Optimiert gleichzeitig**
 - ◆ Leitungslänge
 - ◆ Verzögerung

- **Paarweises Austauschen von Blöcken**
 - N_{blocks} = Größe der Schaltung
- **Aber nicht ganz wahllos**
 - Beschränkung der Entfernung

Starttemperatur

■ Wird automatisch bestimmt

- Für aktuelle Schaltung passend

■ Idee:

- Anfangs fast alle Züge akzeptieren
- Wie hoch muss die Starttemperatur sein?

■ Vorgehen

- N_{blocks} paarweise austauschen
- Beobachte Änderung der Kostenfunktion x
 - ◆ Standardabweichung

$$s_x = \sqrt{\frac{1}{n-1} \left(\left(\sum_i x_i^2 \right) - n \bar{x}^2 \right)}$$

- Starttemperatur = $20 \cdot s_x$
- Beachte: Kostenfunktion ggf. normieren
 - ◆ Bei VPR

Thermal Equilibrium

- Anzahl von Schritten pro Temperaturstufe:

$$10 N_{blocks}^{4/3}$$

- 10x schneller, aber ca. 10% schlechter:

$$N_{blocks}^{4/3}$$

■ Beobachtung

- Anfangs: T hoch, fast alle Züge akzeptiert
 - ◆ Im wesentlichen zufälliges Bewegen
 - ◆ Keine echte Verbesserung der Kostenfunktion
- Ende: T niedrig, kaum Züge akzeptiert
 - ◆ Fast keine Bewegung mehr
 - ◆ Wenig Veränderung in Kostenfunktion

■ Idee

- Meiste Optimierung passiert dazwischen
- Bringe T schnell in den produktiven Bereich
- Halte T lange im produktiven Bereich

■ Vorgehen

- Steuere T anhand der Akzeptanzrate

Abkühlen 2

■ $T_{\text{new}} = \alpha T_{\text{old}}$

α

Acceptance Rate

R_a

0.50

$R_a > 0.96$

0.90

$0.80 < R_a \leq 0.96$

0.95

$0.15 < R_a \leq 0.80$

0.80

$R_a \leq 0.15$

■ Vorahnung

- Gute Fortschritte bei $R_a \approx 0,5$

■ Am effizientesten $R_a = 0,44$

- Beste Fortschritte

■ Idee

- R_a möglichst auf diesem Wert halten
- *Nicht* temperaturbasiert (kühlt nur ab!)
- Sondern: Auswirkungen der Züge beeinflussen
- Beobachtung
 - ◆ Weite Züge: Grosse Änderung der Kostenfunktion
 - ◆ Kurze Züge: Kleine Änderung der Kostenfunktion

■ Vorgehen

- Variiere Zugweite R_{limit} um $R_a \approx 0.44$ zu halten

■ R_{limit} klein

- Kleine Zugreichweite
- Kleine Änderungen der Kostenfunktion
- Kleine Verschlechterungen
 - ◆ Werden eher angenommen
- R_a steigt

■ R_{limit} gross

- Grosse Zugreichweite
- Grosse Änderungen der Kostenfunktion
- Große Verschlechterungen
 - ◆ Werden eher abgelehnt
- R_a sinkt

- Anfangs: $R_{\text{limit}} = \text{ganzer Chip } L_{\text{Chip}}$
- Bei jedem Abkühlschritt:

$$R_{\text{limit}}^{\text{new}} = R_{\text{limit}}^{\text{old}} (1 + R_a^{\text{old}} - 0.44), 1 \leq R_{\text{limit}}^{\text{new}} \leq L_{\text{Chip}}$$

- Zuviel akzeptiert: R_{limit} grösser machen
- Zuwenig akzeptiert: R_{limit} kleiner machen

Abbruchbedingung

■ Wann Abkühlung beenden?

■ Idee

- Erkennung von Stillstand

■ Vorgehen

- Jeder Zug beeinflusst mindestens ein Netz
- Bestimme die durchschnittlichen Kosten pro Netz
- Wenn T kleiner als Bruchteil davon ...
 - ◆ Nur noch kleine Chance, dass Zug akzeptiert wird
 - ◆ $T < 0.005 \text{ Cost}/\#\text{Nets}$
 - ◆ Auch hier: Kostenfunktion ggf. normieren
 - ❖ Bei VPR

■ Gleichzeitig optimieren

- Zeitverhalten
- Verdrahtungslänge

■ Verdrahtungslänge

- Bestimmt als korrigierter halber Netzumfang

$$c_w = \sum_{n \in N} q(n_{pincount}) [bb_x(n) + bb_y(n)]$$

$q(i) = 1$ für $i=1..3$, $=2.79$ für $i=50$ (Cheng 1994)

- Web-Seite: Paper, Datei mit Korrekturfaktoren $q(i)$

Inkrementelle Berechnung 1

■ Berechnung des Netzumfangs

- Simpel: $O(k)$, k Anzahl der Pins
- Problem: $k = 100 \dots 1000$ realistisch
- Nach jedem Zug neu berechnen

■ Besser:

- Nach Möglichkeit nur bewegte Pins neu berechnen
 - ◆ Ein Pin ist nur in einem Netz
 - ◆ Ein Block hat aber mehrere Pins

■ Vorgehen


- Je Netz umspannendes Rechteck speichern
 - ◆ $(x_{\min}, x_{\max}, y_{\min}, y_{\max})$
 - ❖ Position der Seiten
 - ◆ $(N_{x\min}, N_{x\max}, N_{y\min}, N_{y\max})$
 - ❖ Anzahl Pins direkt auf den Seiten

Inkrementelle Berechnung 2

Betrachtet nur linke Seite (xmin)

- Bewege Terminal von x_{old} nach x_{new}
- Netz an Terminal: n


```
if (xnew != xold) { // horiz. bewegt
    if (xnew < n.xmin) {
        n.xmin = xnew;
        n.Nxmin = 1;
    } else if (xnew == n.xmin) {
        n.Nxmin++;
    } else if (xold == n.xmin) {
        if (n.Nxmin > 1) {
            n.Nxmin--;
        } else {
            BruteForce(n);
        }
    }
}
```



(1,1)

xmin=2	Nxmin=1
xmax=7	Nxmax=2
ymin=3	Nymin=3
ymax=7	Nymax=1

Zeitverhalten 1



■ Betrachte

- Platzierungs-abhängiges Zeitverhalten

■ Punkt-zu-Punkt Verbind.

■ Von

- Netzquelle u

■ Zu

- Jeder Netzsenke v

■ Sicht: *Two-Terminal-Nets*

- $E_{NetTiming} \subset E_{Timing}$

■ Zeitverhalten

- Bestimmt aus Slacks
- Nicht auf Pfaden (langsam)

■ „Wichtigkeit“ einer Verbindung

- Punkt-zu-Punkt zwischen Terminals u und v

$$\text{Criticality}(u, v) = 1 - \frac{\text{slack}(u, v)}{D_{\max}}$$

- (u, v) auf kritischem Pfad
 - ◆ $\text{slack}(u, v) = 0 \Leftrightarrow \text{Criticality}(u, v) = 1$
- (u, v) absolut unkritisch
 - ◆ $\text{slack}(u, v) = D_{\max} \Leftrightarrow \text{Criticality}(u, v) = 0$

■ Timing Cost: Delay(u, v) ist Schätzung!

- Noch kein „echtes“ Routing

$$c_t = \sum_{(u, v) \in E_{\text{NetTiming}}} \text{Delay}(u, v) \text{Criticality}(u, v)^{\text{CriticalityExponent}}$$

■ Criticality Exponent

- Gewichtet kritischere Verbindungen höher
 - ◆ Wenige kritische Verbindungen dominieren c_{\dagger}
- Untergewichtet unkritischere Verbindungen
 - ◆ Fallen fast ganz aus c_{\dagger} Berechnung heraus

■ Idee

- Gegen Ende auf kritische Netze konzentrieren

■ Vorgehen:

- Steigern von $ce_{start} = 1$ auf $ce_{final} = 8$ (experimentell)

$$\text{CritExp} = \left(1 - \frac{R_{limit}^{now} - 1}{R_{limit}^{start} - 1} \right) \cdot (ce_{final} - ce_{start}) + ce_{start}$$

- **slack() ist platzierungsabhängig**
 - Unkritische Netz können kritisch werden
 - ◆ Zu lange Leitungslängen
 - Kritische Netze können unkritisch werden
 - ◆ Sehr kurze Leitungslängen

- **Slack-Werte müssen aktualisiert werden**
 - Timing-Analyse: T_a , T_r

- **Wie oft?**
 - Nach jedem Zug? Nach N Zügen?
 - N-mal pro Temperaturstufe?
 - Alle N Temperaturstufen?

- **Bewährt:**
 - 1x pro Temperaturstufe

Gesamtkostenfunktion

■ Selbstnormierend

$$\Delta c_w = c_w(g) - c_w(f)$$

$$\Delta c_t = c_t(g) - c_t(f)$$

$$\Delta c = \lambda \frac{\Delta c_t}{c_t^{old}} + (1 - \lambda) \frac{\Delta c_w}{c_w^{old}}$$

■ λ gewichtet Zeit ./ . Längenoptimierung


- Aber $\lambda=1$ erzeugt nicht die schnellste Lösung
- Netze wechselnd kritisch/unkritisch
 - ◆ Nicht erkannt, da Timing-Analyse nur 1x pro Temp.
- Besser $\lambda=0.5$
 - ◆ Längenmaß wirkt als Dämpfer für Oszillation

Gesamtalgorithmus


```
S = RandomPlacement();
T = InitialTemperature();
Rlimit = InitialRlimit();
CritExp = ComputeNewExponent(Rlimit);

while (!ExitCriterion()) {
    TimingAnalyze(); // Bestimme  $T_d$ ,  $T_r$  und slack()
    OldWiringCost = WiringCost(S); // für Normalisierung der Kostenterme
    OldTimingCost = TimingCost(S);
    while (InnerLoopCriterion()) { // eine Temperaturstufe
        Snew = GenerateSwap(S, Rlimit);
         $\Delta$ timingCost = TimingCost(Snew) - TimingCost(S);
         $\Delta$ wiringCost = WiringCost(Snew) - WiringCost(S);
         $\Delta C = \lambda (\Delta$ timingCost/OldTimingCost) + (1- $\lambda$ ) ( $\Delta$ wiringCost/OldWiringCost);
        if ( $\Delta C \leq 0$ )
            S = Snew;
        else
            if (random(0,1) < exp(- $\Delta C$ /T))
                S = Snew
    }
    T = UpdateTemp();
    Rlimit = UpdateRlimit();
    CritExp = ComputeNewExponent(Rlimit);
}
```


VPR Simulated Annealing 1



VPR Simulated Annealing 2



VPR Simulated Annealing 3



Weiteres Vorgehen

■ Für 4SWS'ler

● Donnerstag: Kolloquien

- ◆ Gruppe 1: Benz/Welti/Mahs 16:00-16:30 Uhr
- ◆ Gruppe 2: Rexroth/Look/Weber 16:30-17:00 Uhr
- ◆ Gruppe 3: Rendel/Längsfeld 17:00-17:30 Uhr
- ◆ Gruppe 4: Guckes/Rohde/Podrazhansky 17:30-18:00 Uhr
- ◆ Gruppe 5: Vogel/Pottharst/Juling 18:00-18:30 Uhr

● Freitag: Vorträge (je ca. 15 Minuten)

- ◆ In gleicher Reihenfolge

■ Für alle

- Dienstag Vorlesung

■ Längenmaße

■ VPR

- Adaptives Simulated Annealing
- Selbstnormalisierende Kostenfunktion
- Schnelle Netzumfangsberechnung
- Gesamtalgorithmus

■ Papers auf Web-Seite

- Cheng 1994: $q(i)$ Korrekturfaktoren
 - ◆ ... sonst eher schlecht zu lesen
- Marquardt & Betz: VPR
 - ◆ 1997 Grundlagen
 - ◆ 2000 Timing-gesteuerte Betriebsart (Criticality, etc.)