

Algorithmen im Chip-Entwurf 5

Längenmaße und Platzierung: VPR

Andreas Koch
FG Eingegebettete Systeme
und ihre Anwendungen
TU Darmstadt

Überblick



- Längenmaße
- Arten von Platzierungsproblemen
- Konkreter FPGA-Placer: VPR
- Zusammenfassung

Verdrahtungsfläche


- Mögliches Platzierungs-Qualitätskriterium
 - Gesamtfläche für Verdrahtung
 - ◆ Nur bei ASIC
 - ◆ Bei FPGA: Feste Breite der Leitungen, Länge reicht
- Aber: Vollständiges Routing zu komplex
 - NP
- Abschätzen der Länge durch Metrik
 - Einzeln pro Netz
 - Aufsummieren der Teillängen
 - Multiplizieren mit angenommener
 - ◆ Leitungsbreite plus
 - ◆ Leitungsabstand

Längenmetriken 1


- Halber Umfang (half perimeter)
 - Rechteck um alle Terminals des Netzes




untere Grenze



exakt




exakt



Längenmetriken 2


■ Minimaler Rechtwinkliger Überspannender Baum (MRST)



- ## ■ Sonderfall von MRST
- In P via Prim's Algorithmus (im Buch 3.4.4)
 - ◆ Vollständiger planarer Graph

Längenmetriken 3

■ Rechtw. Steiner-minimaler Baum (RSMT)



- RSMT-Berechnung ist NP-vollständig
 - Annäherung durch MRST: max. 1,5x so lang
 - Bessere Näherungen existieren

Längenmetriken 4

■ Quadratischer Euklidischer Abstand

- Arbeitet auf Zellen, nicht auf Netzen
 - ◆ Für Clique-Modell geeignet

$$\frac{1}{2} \sum_{i=1}^n \sum_{j=1}^n \gamma_{ij} [(x_i - x_j)^2 + (y_i - y_j)^2]$$

■ γ_{ij}


- = 0 wenn $(v_i, v_j) \notin E$
- $= |(v_i, v_j)|$: Gewichtet nach Anzahl Kanten
- $< |(v_i, v_j)|$: nicht nur Einzelheiten

Platzierungsprobleme

- Standardzellen
 - Semi-Custom
- Building Block
 - Teilweise Full-Custom möglich
- MPGA/FPGA
 - Auf vorgegebene Strukturen


Standardzellen 1

- Standardzellen (Semi-Custom)
 - Kleinere Schaltungen (Gatter) aus Bibliothek
 - Festes Layout
 - ◆ Größe
 - ◆ Terminal-Anordnung
 - Anreihbar in Zeilen
 - ◆ Logistische Signale




Standardzellen 2

- Zeilenweise Anordnung
- Verdrahtung zwischen Zeilen
- Ausnahmen
 - Angrenzende Verbindungen (abutment)
 - Durchleitungen (feedthroughs)



Building Blocks 1


- Mehr Flexibilität
 - Kann auch Full-Custom Teile enthalten
 - Automatisch generierte Blöcke (z.B. RAM)
- Verdrahtungskanäle an allen Seiten



MPGA/FPGA 1

- Mask-Programmable Gate Array
 - Modebezeichnung: Structured ASIC
- Field-Programmable Gate Array
- Feste Anordnung von
 - Logik
 - Verdrahtung
- Anpassung auf Anwendung
 - MPGA: Beim Hersteller (Metalllagen)
 - FPGA: Beim Anwender (Programmierung)

MPGA/FPGA 2



Switch
Box

MPGA/FPGA 3

- Sehr ähnlich zu UPP
- Aber: Segmentierte Verbindungen
 - Mehrere Verdrahtungslängen
- Verzögerung abhängig von
 - Anzahl durchlaufener Switch Boxes
 - Last (Fan-Out)
- Feste Verdrahtungskapazität
 - Nicht jede Platzierung verdrahtbar
- Verdrahtbarkeit in Kostenfunktion

VPR

- **Versatile Place and Route**
 - Betz und Marquardt, U Toronto
- **Platzierer**
 - Simulated Annealing-basiert
 - ◆ Adaptive Annealing Schedule
 - Optimiert gleichzeitig
 - ◆ Leitungslänge
 - ◆ Verzögerung

Züge

- Paarweises Austauschen von Blöcken
 - N_{blocks} = Größe der Schaltung
- Aber nicht ganz wahllos
 - Beschränkung der Entfernung

Starttemperatur

- Wird automatisch bestimmt
 - Für aktuelle Schaltung passend
- Idee:
 - Anfangs fast alle Züge akzeptieren
 - Wie hoch muss die Starttemperatur sein?
- Vorgehen
 - N_{blocks} paarweise austauschen
 - Beobachte Änderung der Kostenfunktion x
 - ◆ Standardabweichung
- $S_x = \sqrt{\frac{1}{n-1} ((\sum_i x_i^2) - n \bar{x}^2)}$
- Starttemperatur = $20 \cdot S_x$
- Beachte: Kostenfunktion ggf. normieren
 - ◆ Bei VPR

Thermal Equilibrium

- Anzahl von Schritten pro Temperaturstufe:

$$10 N_{blocks}^{4/3}$$

- 10x schneller, aber ca. 10% schlechter:


$$N_{blocks}^{4/3}$$

Abkühlen 1

- Beobachtung
 - Anfangs: T hoch, fast alle Züge akzeptiert
 - ◆ Im wesentlichen zufälliges Bewegen
 - ◆ Keine echte Verbesserung der Kostenfunktion
 - Ende: T niedrig, kaum Züge akzeptiert
 - ◆ Fast keine Bewegung mehr
 - ◆ Wenig Veränderung in Kostenfunktion
- Idee
 - Meiste Optimierung passiert dazwischen
 - Bringe T schnell in den produktiven Bereich
 - Halte T lange im produktiven Bereich
- Vorgehen
 - Steuere T anhand der Akzeptanzrate

Abkühlen 2

$$\blacksquare T_{\text{new}} = \alpha T_{\text{old}}$$



Abkühlen 3

- Vorahnung
 - Gute Fortschritte bei $R_a \approx 0,5$
- Am effizientesten $R_a = 0,44$
 - Beste Fortschritte
- Idee
 - R_a möglichst auf diesem Wert halten
 - Nicht temperaturbasiert (kühlt nur ab!)
 - Sonder: Auswirkungen der Züge beeinflussen
 - Beobachtung
 - ◆ Weite Züge: Grosse Änderung der Kostenfunktion
 - ◆ Kurze Züge: Kleine Änderung der Kostenfunktion
- Vorgehen
 - Variiere Zugweite R_{limit} , um $R_a \approx 0,44$ zu halten

Abkühlen 4

- R_{limit} klein
 - Kleine Zugreichweite
 - Kleine Änderungen der Kostenfunktion
 - Kleine Verschlechterungen
 - ◆ Werden eher angenommen
 - R_a steigt
- R_{limit} gross
 - Grosse Zugreichweite
 - Grosse Änderungen der Kostenfunktion
 - Große Verschlechterungen
 - ◆ Werden eher abgelehnt
 - R_a sinkt

Abkühlen 5

- Anfangs: $R_{\text{limit}} = \text{ganzer Chip } L_{\text{chip}}$
- Bei jedem Abkühlschritt:

$$R_{\text{limit}}^{\text{new}} = R_{\text{limit}}^{\text{old}} (1 + R_a^{\text{old}} - 0.44), 1 \leq R_{\text{limit}}^{\text{new}} \leq L_{\text{Chip}}$$

- Zuviel akzeptiert: R_{limit} grösser machen
- Zuwenig akzeptiert: R_{limit} kleiner machen

Abbruchbedingung

- Wann Abkühlung beenden?
- Idee
 - Erkennung von Stillstand
- Vorgehen
 - Jeder Zug beeinflusst mindestens ein Netz
 - Bestimme die durchschnittlichen Kosten pro Netz
 - Wenn T kleiner als Bruchteil davon ...
 - ◆ Nur noch kleine Chance, dass Zug akzeptiert wird
 - ◆ $T < 0.005 \text{ Cost}/\#\text{Nets}$
 - ◆ Auch hier: Kostenfunktion ggf. normieren
 - ◊ Bei VPR

Kostenfunktion

- Gleichzeitig optimieren
 - Zeitverhalten
 - Verdrahtungslänge
- Verdrahtungslänge
 - Bestimmt als korrigierter halber Netzumfang

$$C_w = \sum_{n \in N} q(n_{pincount}) [bb_x(n) + bb_y(n)]$$

$q(i) = 1$ für $i=1..3, =2.79$ für $i=50$ (Cheng 1994)

- Web-Seite: Paper, Datei mit Korrekturfaktoren $q(i)$

Inkrementelle Berechnung 1


- **Berechnung des Net zumfangs**
 - Simpel: $O(k)$, k Anzahl der Pins
 - Problem: $k = 100 \dots 1000$ realistisch
 - Nach jedem Zug neu berechnen
- **Besser:**
 - Nach Möglichkeit nur bewegte Pins neu berechnen
 - ◆ Ein Pin ist nur in einem Netz
 - ◆ Ein Block hat aber mehrere Pins
- **Vorgehen**
 - Je Netz umspannendes Rechteck speichern
 - ◆ $(x_{\min}, x_{\max}, y_{\min}, y_{\max})$
 - ◆ Position der Seiten
 - $(N_{x\min}, N_{x\max}, N_{y\min}, N_{y\max})$
 - ◆ Anzahl Pins direkt auf den Seiten

Inkrementelle Berechnung 2


Betrachtet nur linke Seite (xmin)

- Bewege Terminal von xold nach xnew
- Netz an Terminal: n

```
If (xnew != xold) { // horiz. bewegt
    if (xnew < n.xmin) {
        n.xmin = xnew;
        n.Nxmin = 1;
    } else if (xnew == n.xmin) {
        n.Nxmin++;
    } else if (xold == n.xmin) {
        if (n.Nxmin > 1) {
            n.Nxmin--;
        } else {
            BruteForce(n);
        }
    }
}
```



Zeitverhalten 1



■ Betrachte

- Platzierungs-abhängiges Zeitverhalten

■ Punkt-zu-Punkt Verbind.

■ Von

■ Netzquelle U

■ Zu

■ Jeder Netzsenke v

■ Sicht: Two-Terminal-Nets

- ENetTiming \subset ETiming

■ Zeitverhalten

- Bestimmt aus Slacks

- Nicht auf Pfaden (langsam)

Zeitverhalten 2

- „Wichtigkeit“ einer Verbindung
 - Punkt-zu-Punkt zwischen Terminals u und v

$$\text{Criticality}(u, v) = 1 - \frac{\text{slack}(u, v)}{D_{\max}}$$

- (u,v) auf kritischem Pfad
 - ◆ slack(u,v) = 0 \Leftrightarrow Criticality(u,v) = 1
- (u,v) absolut unkritisch
 - ◆ slack(u,v) = D_{\max} \Leftrightarrow Criticality(u,v) = 0

- Timing Cost: Delay(u,v) ist Schätzung!
 - Noch kein „echtes“ Routing

$$C_t = \sum_{(u, v) \in E_{\text{NetTiming}}} \text{Delay}(u, v)^{\text{Criticality}(u, v)}$$

Zeitverhalten 3

- **Criticality Exponent**
 - Gewichtet kritischere Verbindungen höher
 - ◆ Wenige kritische Verbindungen dominieren c_t
 - Unter gewichtet unkritischere Verbindungen
 - ◆ Fallen fast ganz aus c_t Berechnung heraus
- Idee
 - Gegen Ende auf kritische Netze konzentrieren
- Vorgehen:
 - Steigern von $ce_{start} = 1$ auf $ce_{final} = 8$ (experimentell)

$$\text{CritExp} = \left(1 - \frac{R_{limit}^{now} - 1}{R_{limit}^{start} - 1} \right) \cdot (ce_{final} - ce_{start}) + ce_{start}$$

Zeitverhalten 4

- **slack()** ist platzierungsabhängig
 - Unkritische Netz können kritisch werden
 - ◆ Zu lange Leitungslängen
 - Kritische Netze können unkritisch werden
 - ◆ Sehr kurze Leitungslängen
- Slack-Werte müssen aktualisiert werden
 - Timing-Analyse: T_a, T_r
- Wie oft?
 - Nach jedem Zug? Nach N Zügen?
 - N-mal pro Temperaturstufe?
 - Alle N Temperaturstufen?
- Bewährt:
 - 1x pro Temperaturstufe

Gesamtkostenfunktion

■ Selbstnormierend

$$\Delta c_w = c_w(g) - c_w(f)$$

$$\Delta c_t = c_t(g) - c_t(f)$$

$$\Delta c = \lambda \frac{\Delta c_t}{c_t^{old}} + (1-\lambda) \frac{\Delta c_w}{c_w^{old}}$$

■ λ gewichtet Zeit ./ Längenoptimierung


- Aber $\lambda=1$ erzeugt nicht die schnellste Lösung
- Netze wechselnd kritisch/unkritisch
 - ◆ Nicht erkannt, da Timing-Analyse nur 1x pro Temp.
- Besser $\lambda=0.5$
 - ◆ Längenmaß wirkt als Dämpfer für Oszillation

Gesamtalgorithmus


```
S = RandomPlacement();
T = InitialTemperature();
Rlimit = InitialRlimit();
CritExp = ComputeNewExponent(Rlimit);

while (!ExitCriterion()) { // Bestimme  $T_a$ ,  $T_r$  und slack()
    TimingAnalyze(); // für Normalisierung der Kostenterme
    OldWiringCost = WiringCost(S);
    OldTimingCost = TimingCost(S);
    while (InnerLoopCriterion()) { // eine Temperaturstufe
        Snew = GenerateSwap(S, Rlimit);
        ΔtimingCost = TimingCost(Snew) - TimingCost(S);
        ΔwiringCost = WiringCost(Snew) - WiringCost(S);
        ΔC = λ * (ΔtimingCost/OldTimingCost) + (1-λ) * (ΔwiringCost/OldWiringCost);
        if ( $\Delta C \leq 0$ )
            S = Snew;
        else
            if (random(0,1) < exp(-ΔC/T))
                S = Snew
    }
    T = UpdateTemp();
    Rlimit = UpdateRlimit();
    CritExp = ComputeNewExponent(Rlimit);
}
```


VPR Simulated Annealing 1



VPR Simulated Annealing 2



VPR Simulated Annealing 3



Weiteres Vorgehen

■ Für 4SWS'ler

- Donnerstag: Kolloquien
 - ◆ Gruppe 1: Benz/Welti/Mahs 16:00-16:30 Uhr
 - ◆ Gruppe 2: Rexroth/Look/Weber 16:30-17:00 Uhr
 - ◆ Gruppe 3: Rendel/Längsfeld 17:00-17:30 Uhr
 - ◆ Gruppe 4: Guckes/Rohde/Podrazhansky 17:30-18:00 Uhr
 - ◆ Gruppe 5: Vogel/Pottharst/Juling 18:00-18:30 Uhr
- Freitag: Vorträge (je ca. 15 Minuten)
 - ◆ In gleicher Reihenfolge
- Für alle
 - Dienstag Vorlesung

Zusammenfassung

- Längenmaße
 - VPR
 - Adaptives Simulated Annealing
 - Selbstnormalisierende Kostenfunktion
 - Schnelle Netzumfangsberechnung
 - Gesamtalgorithmus
- Papers auf Web-Seite
 - Cheng 1994: q(i) Korrekturfaktoren
 - ◆ ... sonst eher schlecht zu lesen
 - Marquardt & Betz: VPR
 - ◆ 1997 Grundlagen
 - ◆ 2000 Timing-gesteuerte Betriebsart (Criticality, etc.)