

Algorithmen im Chip-Entwurf 2

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse

Andreas Koch
FG Eingegebettete Systeme
und ihre Anwendungen
TU Darmstadt

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 1

Organisatorisches 1

- **Problem**
 - Hörer am Dienstag: 52
 - Plätze für praktischen Teil: 18
 - Nicht für alle in geplanter Form durchführbar
 - ◆ Wegen fehlender gut ausgebildeter Hiwi
- **Alternative Veranstaltungen in Inf4**
 - Compilerbau für moderne Architekturen
 - ◆ SS06, IV 4 SWS
 - Architekturen für eingebettete Systeme
 - ◆ WS06/07, IV 2 SWS
 - Nächste Runde ACE
 - ◆ WS 06/07, IV 4 SWS
 - ◆ Dann hoffentlich mit Hiwi!

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 2

Organisatorisches 2

- ... verbessert aktuelle Situation nicht
- **Vorschlag**
 - Erste Aufgabe: Für alle, in 3er Gruppen
 - Daraus Auswahl der 6 besten Gruppen
 - ◆ Idee: Potentielle Hiwi-Kandidaten!
 - ◆ Absolvieren wie geplant: IV 4 SWS
- **Angebot an Zukunftsgekommene**
 - Zunächst nur: VL 2 SWS, als solche anrechenbar
 - ◆ Falls sich geeigneter Hiwi findet ...
 - In SS06 praktischer Teil als Ü 2 SWS
 - 12x 3er Gruppen: Ausreichend Kapazität
 - ◆ Leicht veränderte Aufgabe
 - ◆ Leicht veränderter Zeitplan

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 3

Organisatorisches 3

- **Vorgehensweise**
 - Anmeldebögen
- **Wichtige Spalten ganz rechts: Ankreuzen**
 - IV 4 SWS
 - ◆ Sie wollen nur das ganze Programm
 - ◆ Falls Sie keinen Platz bekommen, vertagen Sie sich
 - IV 4 SWS / Fallback VL 2 SWS
 - ◆ Sie versuchen einen Platz zu bekommen
 - ◆ Falls Sie keinen kriegen, hören Sie nur die VL
 - VL 2 SWS
 - ◆ Sie wollen ohnehin nur die VL hören
 - Gar nix
 - ◆ Sie setzen in diesem Durchgang aus


Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 4

Übersicht

- Grundlagen von VLSI-Chips
- Kompaktierung
 - Längste Pfade
- Datenstrukturen für Schaltungen
- Timing-Analyse
- Zusammenfassung


Kompatkierung, Schaltungsdarstellungen und Timing-Analyse 5

Transistorschaltungen



Kompatkierung, Schaltungsdarstellungen und Timing-Analyse 6


Seitenansicht



Dual-Well Trench-Isolated CMOS Process


Kompatkierung, Schaltungsdarstellungen und Timing-Analyse 7

Layout-Sicht




Kompatkierung, Schaltungsdarstellungen und Timing-Analyse 8

Fertigung




Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 9

Entwurfsvorgeln 1



Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 10

Entwurfsvorgeln 2



- Bei ASIC-Layouts
 - Grundlage für erfolgreiche Fertigbarkeit
 - Von „Technologen“ erarbeitet


Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 11

Symbolisches Layout

- Kein vollständiges Layout
 - Keine absoluten geometrischen Angaben
- Stattdessen
 - Symbole für Elemente
 - ◆ Transistoren, Kontakte
 - Für Elemente noch variabel
 - ◆ Länge, Breite, Layer
 - Einige Angaben fehlen vollständig
 - ◆ n- und p-Wells (irrelevant für Funktionalität)
 - ◆ Automatisch berechenbar

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 12

Symbolisches Layout



Komprimierung, Schaltungsdarstellungen und Timing-Analyse 13

Komprimierung

- Komprimieren/Expandieren von Layouts
 - Unter Beachtung der Design-Rules
 - Anwendungsbereiche
 - Layout-Compactierung
 - ◆ Von symbolischen in geometrische Layouts
 - Flächenminimierung
 - ◆ Von bestehenden Layouts
 - Korrektur
 - ◆ Entfernung von Entwurfsregelverletzungen
 - Skalierung
 - ◆ Portierung eines Layouts auf andere Technologie


Komprimierung, Schaltungsdarstellungen und Timing-Analyse 14

Vorgehensweise

- Eindimensional (1D)
 - Nur eine Richtung bearbeitet
 - ◆ Operationen: Bewegen, Stauchen
 - Oft abwechselnd in X, Y Richtungen
- Zweidimensional (2D)
 - Beide Richtungen simultan bearbeiten
- Problem
 - 1D ist effizient machbar, aber suboptimal
 - 2D liefert optimale Lösung, ist aber NP-hart


Komprimierung, Schaltungsdarstellungen und Timing-Analyse 15

Komprimierung 1



Komprimierung, Schaltungsdarstellungen und Timing-Analyse 16


Kompaktierung 2



Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 17


Kompaktierung 3

- 2D Kompaktierung
 - Optimal
 - NP-vollständig
 - Vorgehensweise
 - Mehrfache 1D-K
 - Wechselseitig in H, V
 - Aber: nicht optimal




Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 18

Modellierung 1



Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 19

Modellierung 2




Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 20

Modellierung 3

- Einschränkungsgraph $G(V, E)$
 - Gerichtet von (v_i, v_j)
 - Zyklusfrei

- Längster Pfad von v_0 zu v_i
 \rightarrow Minimale Koordinate von x_i




Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 21

Modellierung 4

- Bedingungen an maximalen Abstand

x_C



$$|x_C - x_W| \leq d$$

x_W

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 22

Längster Pfad

- Zyklusfreie Graphen


- OK, ähnlich BFS

- Graphen mit Zyklen

- Ohne positiven Zyklus: OK

- Mit positivem Zyklus: Undefined

- ◆ Kompaktierung: Überbeschränktes Layout



Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 23

Modellierung 5

- $|x_C - x_W| \leq d$

- $x_j - x_i \leq c_{ij}, c_{ij} \geq 0$

- $x_i - x_j \geq -c_{ij}$

- Passende Form für Einschränkungsgraph

- Jetzt aber Richtung (v_j, v_i) : Zyklen möglich!

- Aufgabe:

- Berechnung des längsten Pfades in Graphen mit Zyklen

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 24

Zyklenfreie Graphen 1

```


main() {
    for (i:=0; i <= n; ++i)
        xi := 0;
    longest_path(G);
}

longest_path(G) {
    longest_path(G) {
        for (i:=1; i <= n; ++i)
            pi := vi.indegree();
        set Q := {v0};
        while (Q ≠ ∅) {
            vi := Q.pickany();
            Q := Q \ {vi};
            foreach (vi, vj) ∈ E {
                xj := max(xj, xi + dij);
            }
        }
    }
}

```

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 25

Zyklenfreie Graphen 2



Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 26

Graphen mit Zyklen

- Nur mit negativen Zyklen
- Erkenne positive Zyklen
 - Überbeschrankte Layouts
 - Aber lokalisere sie nicht

Längster Pfad mit Liao-Wong 1

```

count := 0;
for (i:=1; i ≤ n; ++i)
    xi := -∞;
x0 := 0;
do {
    is_modified := false;
    longest_path(Gf);
    foreach (vi, vj) ∈ Eb
        if (xj < xi + dij) {
            xj := xi + dij;
            is_modified := true;
        }
    ++count;
    if (count > |Eb| && is_modified)
        error("positive cycle!");
} while (is_modified);

```


Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 27

Längster Pfad mit Liao-Wong 1

- Idee:
 - Trennen zwischen
 - ◆ Ef: min. Distanz
 - ◆ Eb: max. Distanz
 - ◆ Erzeugen Zyklen!
 - Berechne LP Gf(V, Ef)
 - Korrigiere für Eb
 - ◆ Schließen Zyklen
 - Stabilisiert sich in |Eb|
 - Jedes eb nur 1x in Pfad
 - sonst Überbeschränkt

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 28

Längster Pfad mit Liao-Wong 2



- Verbesserung: longest_path(G_f) bemerkt Änderung
- $O(|E_f| \times |E_b|)$

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 29

LP mit Bellman-Ford 1

- Kein Unterschied zwischen E_f und E_b
- Vergleichbar azyklischem LP
 - Aber mehrere Durchläufe durch Graph

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 30


LP mit Bellman-Ford 2

```

for (j:=1; j <= n; ++)
  xi := -∞;
x0 := 0;
count := 0;
S1 := {v0};
S2 := {};
while (count <= n && S1 ≠ ∅) {
  foreach vi ∈ S1
    foreach (vi, vj) ∈ E
      if (xj < xi + dij) {
        xj := xi + dij;
        S2 := S2 ∪ {vj};
      }
  }
  S1 := S2;
  S2 := {};
  ++count;
}
if (count > n) error("positive cycle!");
  
```

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 31

LP mit Bellman-Ford 3




Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 32

Übersicht Pfad-Algorithmen

- LP wird SP bei Multiplikation der cij mit -1
- Gerichtete zyklenfreie Graphen (DAGs)
 - SP und LP lösbar in linearer Zeit
- Gerichtete Graphen mit Zyklen
 - Alle Gewichte positiv
 - ◆ SP in P (Dijkstra), LP ist NP-vollständig
 - Alle Gewichte negativ
 - ◆ LP in P (Dijkstra), SP ist NP-vollständig
 - Keine positiven Zyklen: LP in P
 - Keine negativen Zyklen: SP in P
 - Sonst: NP-vollständig

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 33

Kritische /. Unkritische Elemente



■ Layout-Breite

- Hängt nur von kritischen Elementen ab
- Unkritische Elemente: Verschiebbar
 - Beeinflussen aber weitere Iterationen


Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 34

Kompaktierungsdetails

- Freie Layoutelemente
 - Optimale Lösung ist 2D-Kompaktierung
- Einfügen von Jogs (Knicke in Leitungen)
- Berechnung der Einschränkungen
 - Einfacher n^2 -Ansatz: Redundanzen
- Hierarchisches Vorgehen

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 35

Darstellung von Schaltungen 1



Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 36

Darstellung von Schaltungen 2

- **Instanz oder Zelle**
 - Ein Auftreten einer Master-Zelle
 - Speichert Instanz-spezifische Eigenschaften
 - ◆ z.B. Name
- **Master-Zelle**
 - Speichert Eigenschaften aller Instanzen
 - ◆ z.B. Funktion, Ports, Layout, ...
- **Netz**
 - Verbindung von mehreren Ports
- **Port**
 - Anschlusspunkt von Leitung an Zelle
 - I.d.R. nicht untereinander austauschbar
 - Hierarchie: Terminals werden zu Ports


Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 37

Darstellung von Schaltungen 3

```
class cell_master {  
    String name;  
    truthtable func;  
    Rect extent;  
    set<port_master> ins, outs;  
    ...  
};  
  
class cell {  
    cell_master master;  
    String name;  
    set<port> ins, outs;  
    ...  
};  
  
class port {  
    port_master master;  
    String id;  
    Cell parent;  
    net connects;  
    ...  
};  
  
class net {  
    String name;  
    set<port> joined;  
};
```


Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 38

Darstellung von Schaltungen 4




Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 39

Darstellung von Schaltungen 5




Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 40

Schaltungen als Graphen 1




Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 41

Schaltungen als Graphen 2




Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 42

Schaltungen als Graphen 3



Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 43

Schaltungsdarstellungen



- **Zelle-Port-Netz Modell**
 - **Tripartiter Graph**
 - **Bipartiter Graph**
 - **Clique-Modell**
- Für Problem passendes Modell wählen
 - Mehr Daten nicht immer besser
 - Konverierungs Routinen bereitstellen
 - Nur in ungenauere Darstellung möglich
 - Buchführen über Herkunft von Daten

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 44

- **Cliquen-Modell**
- Netze nicht mehr explizit modelliert
- Zellen an Netzen bilden jetzt Clique

Grundlagen Timing-Analyse

- **Wozu?**
 - Analysiere fertige Layouts
 - Analysiere einzelne Verbindungen während Layouterzeugung
 - ◆ Erkenne kritische Verbindungen
 - ◆ Behandle diese mit Vorrang
- **Worauf?**
 - **Schaltungselemente**
 - ◆ Wertetabellen (LUT), Register, I/O-Blöcke,
 - ◆ Bleiben konstant, exakte Verzögerungen bekannt
 - **Netze**
 - ◆ Nur nach Layouterzeug. bekannt, vorher schätzen

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 45

Berechnung Ankunftszeit

- **Ankunftszeit (Arrival) an Knoten v:**


$$T_a(v) = \max_{(u,v) \in E} (T_a(u) + w(u, v))$$

Idee: BFS oder zyklenfreier LP

- Beginne mit $T_a(v) = 0$ mit Knoten v ist ein
 - ◆ Externer Eingang, Registerausgang
 - Bearbeitete Knoten mit bearbeiteten Vorgängern
 - Späteste Gesamtaankunftszeit D_{\max} = Taktper.
 - ◆ An externem Ausgang oder Registereingang
 - ◆ Im Beispiel 13,6ns

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 47

Modellierung



■ **Auf „5-partitem“ Graph**
● Externe Ein-/Ausgänge, Ein-/Ausgangs-Ports
Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 46

Spätestmögliche Ankunftszeit

- **Wie unwichtig sind unkritische Netze?**
 - Idee: Verschiebbare Elemente bei Kompakt.
 - Hier auf Zeitintervalle anwenden (slack)
 - „Wieviel langsamer kann ein Netz werden, ohne dass die gesamte Schaltung leidet?“
- **Berechnung**
 - Mittels spätestmöglicher Ankunftszeit
 - ◆ Required time $T_r(u)$ an Knoten u
 - ◆ Spätestmöglicher Ankunftszeitpunkt von Signalen
 - ◆ Sonst Verlängsamung der ganzen Schaltung
 - ◆ Analog Kompaktierungsbeispiel
 - ◆ Rechteste Position ohne Breitenvergrößerung

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 48

Berechnung $T_r(u)$ & $\text{slack}(u, v)$

- Beginne mit $T_r(u) = D_{\max}$ bei Knoten u ist
 - Externer Ausgang, Registereingang
 - Nun BFS/LP rückwärts
 - Bearbeite Knoten
 - Nur mit komplett bearbeiteten Vorgängern
 - ◆ Rückwärts: Vorgänger hier sind sonst Nachfolger!

$$T_r(u) = \underset{(u, v) \in E}{\text{Min}} (T_r(v) - w(u, v))$$

- Slack einer Verbindung von u nach v

$$\text{slack}(u, v) = T_r(v) - T_a(u) - w(u, v)$$

- Beachte: Auf kritischem Pfad slack = 0

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 49

Weiteres Vorgehen

- Dienstag
 - Kick-Off für praktische Arbeiten
 - Vorher zu 3er Gruppen zusammenfinden
 - Vorher den Leitfaden lesen
 - ◆ ... um gezielt Fragen stellen zu können

- Nächste Vorlesung: Freitag

- Kleine Übungsaufgabe

- Berechne T_a, T_r, Slack

- Für das Beispiel auf Folie 46

- Allgemeine Vorbereitung

- Buch Kapitel 5.5 - 5.9

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 50

Zusammenfassung

- Kompaktierung
- Berechnung der längsten Pfade
 - Ohne und mit Zyklen
- Modellierung von Schaltungen
 - Graphbasiert
 - Hierarchisch
- Timing-Analyse
 - Ankunftszeit
 - Spätestmöglicher Ankunftszeit
 - Slack

Beispiel s27.critical

```
Node: 4 INPAD_SOURCE Block #2 (s27_in_3)
T_arr: 0 T_req: -3.88578e-16 Tdel: 5e-10
Node: 5 INPAD_OPIN Block #2 (s27_in_3)
Pin: 0
T_arr: 5e-10 T_req: 5e-10 Tdel: 5e-09
Net to next node: #2 (s27_in_3). Pins on net: 5.
Node: 12 CLB_IPIN Block #6 (s27_out)
Pin: 0
T_arr: 5.5e-09 T_req: 5.5e-09 Tdel: 0
Node: 17 SUBBLK_IPIN Block #6 (s27_out)
Pin: 0 Subblock #0
T_arr: 5.5e-09 T_req: 5.5e-09 Tdel: 9e-10
Node: 21 SUBBLK_OPIN Block #6 (s27_out)
Pin: 4 Subblock #0
T_arr: 6.4e-09 T_req: 6.4e-09 Tdel: 0
Node: 16 CLB_OPIN Block #6 (s27_out)
Pin: 4
T_arr: 6.4e-09 T_req: 6.4e-09 Tdel: 1e-09
Net to next node: #5 (s27_out). Pins on net: 2.
Node: 10 OUTPAD_IPIN Block #5 (out:s27_out)
Pin: 0
T_arr: 7.4e-09 T_req: 7.4e-09 Tdel: 3e-10
Node: 11 OUTPAD_SINK Block #5 (out:s27_out)
T_arr: 7.7e-09 T_req: 7.7e-09 Tdel: 6e-09 (s)
Total net delay: 6e-09 (s)
```

Inodes on crit. path: 8. Non-global nets on crit. path: 2.
Global nets on crit. path: 0.
Total logic delay: 1.e-09 (s). Total net delay: 6e-09 (s)

Kompaktierung, Schaltungsdarstellungen und Timing-Analyse 51