

# Algorithmen im Chip-Entwurf 8

## Reale FPGA-Router: PathFinder/VPR

Andreas Koch  
FG Eingegebettete Systeme  
und ihre Anwendungen  
TU Darmstadt

Realer FPGA-Router

### Problem

- **Verdrahtung auf FPGAs**
- **Begrenzte Anzahl von Ressourcen**
  - Verbindungssegmente
- **Feste Kanalbreite**
  - Unterschied zu vielen ASICs
- **Verdrahtbarkeit ausschlaggebend**
  - Geschwindigkeit zweitrangig

### Idee

- **Berücksichtige Verdrahtbarkeit**
  - Bei Lösung des gesamten Verdrahtungsproblems
- **Bestimme**
  - Nachfrage nach Ressourcen
    - ◆ Metallsegmente, Pins, etc.
- **Nachfrage bestimmt Preise**
  - Verschiedene „Verbraucher“ akzeptieren unterschiedliche Preise
    - ◆ „Verbraucher“ = Netze
    - „Billige“ Lösungen haben Nachteile
      - ◆ Sind z.B. langsamer
- **Versuche Gesamtbedarf zu decken**

# Übersicht

- Problem
- Ideen
- Modellierung
- Algorithmus
- Details
- Verbesserungsmöglichkeiten

Realer FPGA-Router

Realer FPGA-Router

# Vorgehen

## ■ Verdrahtete Netze für sich alleine

- Mit den aktuellen Ressourcenkosten

## ● Jeweils optimal

- ◆ ... für gegebenen Algorithmus

## ● Ignoriere Ressourcenbegrenzungen

## ■ Zähle Mehrfachbelegungen

## ■ Grundlage für Nachfrageberechnung

## ■ Solange Mehrfachbelegungen

- Erhöhe Kosten für stark nachgefragte Rsrc.
- Verwerfe gesamte Verdrahtung
- Verdrahtete nochmal mit den neuen Kosten

## ■ Sollte nach 30-45 Iterationen konvergieren

Realer FPGA-Router

# Zwei Stufen

## ■ Signal Router

- Verdrahtet einzelne Netze
- Maze Router (Lee)
- ◆ Aber Verbesserungen möglich

## ■ Global Router

- Verdrahtet gesamte Schaltung

```
globalrouter() {
    count = 0;
    while (sharedresources() && count < limit) {
        foreach (in in Nets)
            signalrouter(in);
        count++;
    }
    if (count == limit)
        return „unrouteable“;
}
```

Realer FPGA-Router

# Vorgehen und Kosten

## ■ Beim Maze-Router


- Breitensuche
- ◆ Wellenfront
- Kosten: Manhattan-Distanz
- ◆  $D = |x_1 - x_2| + |y_1 - y_2|$
- Kosten nur bei Rückverfolgung berücksichtigt
- ◆ Nicht bei Wellenausbreitung
  - In alle Richtungen

## ■ Variation für Signal Router

- Hohe Nachfrage verursacht hohe Kosten
- Bevorzugt in billige Richtungen ausbreiten
  - ◆ Später Verfeinerung
    - Zeitkritische Netze dürfen höhere Kosten verursachen

# Maze Router

## Wellenausbreitung



Realer FPGA-Router

## Signal Router 1

```

Tree<RtgRsrc>
signalrouter(Net n) {
    Tree<RtgRsrc> RT;
    RtgRsrc i, j, v = nil, w;
    PriorityQueue<int,RtgRsrc> PQ;
    HashMap<RtgRsrc,int> PathCost;

    i = n.source();           // Quelle ist Bestandteil der Verdrahtung
    RT.add(i, i);            // Zunächst alles unerreichbar
    PathCost[*] = +Inf;      // Kosten von Quelle zu Quelle sind 0
    PathCost[i] = 0;          // Kosten von Quelle zu Quelle sind 0

    foreach (SinkTerminal j in n.sinks()) {
        /* route Verbindung zur Senke j */
    }

    return (RT);
}

```

Realer FPGA-Router

## Signal Router 2

```

foreach (SinkTerminal j in n.sinks) { Ganze bishere Route ist Ausgangs„punkt“
    PQ.clear();
    foreach (v in RT.nodes())
        PQ.add(0, v); Kostenbasierte Wellenausbreitung

    do {
        v = PQ.removeLowestCostNode();
        if (v != j) { /* Kosten ≠ Distanz !*/
            foreach (w in v.neighbors)) {
                if (PathCost[w] > PathCost[v] + w.cost) {
                    PathCost[w] = PathCost[v] + w.cost;
                    PQ.add(PathCost[w], w);
                }
            }
        } while (v != j); Pfadrückverfolgung

        while (! (v in RT.nodes())) {
            w = v.findCheapestNeighbor(PathCost);
            RT.add(v, w, v);
            v.updateCost(); /* Rsrc jetzt benutzt, für Nachfolger teurer */
            v = w;
        }
    }
}

```


Realer FPGA-Router

## Signal Router Details 1

- **Verdrahtungsressourcen sind persistent**
  - z.B. Globale Variablen
- **v.cost() über alle Netze berechnet**
  - Mehrere Aufrufe von Signal Router
  - Auch mehrere Iteration vom Global Router (später)
- **v.updateCost() aktualisiert die Daten**
- **v.neighbors() definiert Verdrahtungsarchitektur**
  - Erklärung später (Routing Resource Graph)
  - Idee: Breitensuche
  - Sinnvolle Begrenzung:
    - ◆ Nicht mehr als 3 Kanäle außerhalb des umschliessenden Rechtecks suchen
    - ◆ Verkleinert Suchraum
      - ❖ Minimale Qualitätsminderung

## Signal Router Details 2


- **Pfadrückverfolgung und Anschluss**



Realer FPGA-Router

# Verdantbarkeit

## Beispiel: Entwicklung von $p_v$



## Algorithmus: 1. Versuch


```
globalrouter(Set<Nets> N) {
    HashMap<Net,Tree<RtgRsrc>> NRT;
    count = 0;
    while (sharedresources() && count < limit) {
        foreach (n in N) {
            NRT[n].unroute(); // muss  $p_v$  aktualisieren!
            NRT[n] = signalrouter(n);
        }
        count++;
    }
    if (count == limit)
        return "unroutable"
}
```

## Beispiel

### ■ An Tafel

Realer FPGA-Router

## Weitergehendes Beispiel



Mit einfacherem Maze Router in Reihenfolge 1,2,3: C doppelt belegt

Lösung: 1 aus dem Weg schaffen, 2 neu verdrahten  
Aber: 1 ist gar nicht behindert, geht also nicht freiwillig


Realer FPGA-Router

## Lösung

<ul style="list-style-type: none"> <li>■ <math>p_v</math> reicht alleine nicht aus</li> <li>■ Besseres „Gedächtnis“ einführen           <ul style="list-style-type: none"> <li>• Historische Überbelegungen erhöhen akt. Preis</li> <li>• <math>h_v</math> akkumuliert alle Mehrfachbelegungen               <ul style="list-style-type: none"> <li>◆ <math>p_v</math> sieht nur aktuelle Belegung</li> </ul> </li> <li>• Kostenfunktion erweitern: <math>c_v = b_v \cdot p_v \cdot h_v</math></li> </ul> </li> <li>■ Aktualisiere einmal pro Global Router Iteration <math>i</math></li> </ul>
$h(v)^i = \begin{cases} h(v)^{i-1} + \max(0, \text{occupancy}(v) - \text{capacity}(v)), & i > 1 \\ 1, & i = 1 \end{cases}$

Realer FPGA-Router

## Wirkung von $h_v$



1,2,3: C doppelt belegt  
Weitere Iterationen: C wird immer teurer durch Akkumulieren der  $h_c$   
2 weicht dann auf B aus, Doppelbelegung via  $p_b, h_b$ , 1 weicht auf A aus

Realer FPGA-Router

## Basiskosten $b_v$

<ul style="list-style-type: none"> <li>■ Erster Ansatz: Verzögerung           <ul style="list-style-type: none"> <li>• Bei uns nur <math>T_{switch}</math></li> </ul> </li> <li>■ Bester: Feste Kosten           <ul style="list-style-type: none"> <li>• 10% weniger Tracks benötigt</li> <li>• Bevorzuge Input Pins               <ul style="list-style-type: none"> <li>◆ Niedrigere Kosten</li> <li>◆ “Lockt” Maze Router via PriorityQueue PQ schneller zu Sinks                   <ul style="list-style-type: none"> <li>◆ Werden eher abgearbeitet</li> </ul> </li> </ul> </li> </ul> </li> <li>■ Vorschlag           <ul style="list-style-type: none"> <li>• Input Pins <math>b_v = 0.95</math></li> <li>• Alle anderen Elemente <math>b_v = 1</math></li> </ul> </li> </ul>
---

Realer FPGA-Router

# Vervollständigte globalrouter()

```

Graph<RtgRsrc> Interconnect; // Kanten (RtgRsrc, RtgRsrc)
globalrouter(Set<Nets> N) {
    HashMap<Net,Tree<RtgRsrc>> NRT;
    count = 0;
    while (sharedresources() & count < limit) {
        foreach (n in N) {
            NRT[n].unroute(); // muss p_v aktualisieren!
            NRT[n] = signalrouter(n);
        }
        count++;
        foreach (r in Interconnect.nodes())
            r.updateHistory(); // h_v aktualisieren
        if (count == limit)
            return "unroutable"
    }
}


```

**Realer FPGA-Router**

# Routing Resource Graph

- Fundamentale Datenstruktur
- Modelliert Verbindungsnetzwerk
- Knoten
  - Leitungen
  - Pins
- Kanten
  - Schalter (Pass-Transistoren, bidirektional)
  - Buffer (unidirektional)
- Äquivalente Pins
  - Outputs: Source-Knoten
  - Inputs: Sink-Knoten
- Fassungsvermögen (capacity)
  - Bei Source und Sink-Knoten: Anzahl der Pins


## Beispiel 2



- Verzögerung d\_{u,v}
- T\_{switch} zwischen Metallsegment-Knoten u,v

**Realer FPGA-Router**

## Beispiel 1



**Realer FPGA-Router**

# Ausbau auf Verzögerung

- Optimiere auch noch Verzögerung
  - Erweiterung der Kostenfunktion v.cost(u)
  - $d_{u,v} := \text{Crit}(i, j) \cdot d_{u,v} + [1 - \text{Crit}(i, j)] \cdot b_v \cdot h_v \cdot p_v$
  - $d_u$ : Verzögerung von u nach v
  - Crit(i,j): Abart der Criticality(i,j)
- $$\text{Crit}(i, j) = \max(0.99 - \frac{\text{slack}(i, j)}{D_{\max}}, 0)$$
- Idee: Auch kritische Netze achten etwas auf Verdrahtbarkeit

Realer FPGA-Router

# Änderung signalrouter()

```

foreach(SinkTermination i in n.sinks.orderedDecreasingCrit(i,j)) {
    PQ.clear();
    foreach(v in RT.nodes())
        PQ.add(0, v);
    do {
        v = PQ.removeLowestCostNode();
        if (v != i)
            foreach(w in v.neighbors()) {
                if (PathCost[w] > PathCost[v] + w.cost(v)) {
                    PathCost[w] = PathCost[v] + w.cost(v);
                    PQ.add(PathCost[w], w);
                }
            }
        } while (v != i)
    while (! (v in RT.nodes())) {
        w = v.findCheapestNeighbor(PathCost);
        RT.add(v, w, v);
        v.updateCost();
        v = w;
    }
}

```

Realer FPGA-Router

# Änderung globalrouter()

```

Graph<RtgrSrc> Interconnect;
globalrouter(Set<Nets> N) {
    HashMap<Net,Tree<RtgrSrc>> NRT;
    count = 0;
    foreach(n in N)
        Im ersten Durchgang
        Nachfrage bei minimaler
        Verzögerung bestimmen
        foreach(j in n.sinks())
            Crit[n.source(), j] = 1
    while (sharedresources() && count < limit) {
        foreach(n in N) {
            Im ersten Durchgang
            Nachfrage bei minimaler
            Verzögerung bestimmen
            foreach(j in n.sinks())
                Crit[n.source(), j] = 1
            NRT[n].unroute(); // muss p_v aktualisieren!
            NRT[n] = signalrouter(n);
        }
        count++;
        foreach(r in Interconnect)
            r.updateHistory(); // h_v aktualisieren
            N.timingAnalysis(); // Crit[i,j] des Netzes aktualisieren
    }
    if (count == limit)
        return "unrouteable"
}

```


Realer FPGA-Router

# Vergleich

- PathFinder [McMurchie & Ebeling 1995]
  - Zunächst nur verdrahtungsorientiert
  - Keine vorgegebene Sink-Reihenfolge
  - Wellenausbreitung
    - ◆ Bis alle Sinks erreicht
  - Verbesserbar
    - ◆ Alte Wellenfront in PQ nicht verworfen (in VPR)
    - ◆ Einfach neue Sink an RT anschliessen
  - Neue Segmente in PQ übernehmen
    - ◆ Jetzt steht Sink-Reihenfolge fest
    - ◆ Absteigende  $A_{ij}$  (vergleichbar Criticality)

Realer FPGA-Router

# Wellenausbreitung



Realer FPGA-Router

# Verbesserungen

- Swartz, Betz, Rose 1998
  - Optimierung auf Geschwindigkeit
    - Qualitätsverlust?
  - Zwei Kernideen
    - Gezielte Ausbreitung statt breiter Wellenfront
    - Beschränkung auf sinnvolle Startpunkte
  - Diverse Detailverbesserungen

Realer FPGA-Router

# Ausbreitung 1

## ■ Gerichtete Tiefensuche DDFS statt BFS

- Suche bevorzugt in Richtung auf Ziel  $j$  zu

$$\text{Cost}(i, v) = \text{PathCost}(i, u) + C_0 + \alpha \cdot \Delta D$$


- ◆ PathCost( $i, u$ ): Kosten bis zum Vorgänger  $u$ 
  - ❖  $C_0$ : Verdrahtungsabhängige Basiskosten von  $v$
  - ❖ Vergleichbar  $C_n$ , wächst aber viel stärker
  - ❖ Weniger Iterationen

- ◆  $\Delta D$ : Manhattan-Distanz von  $v$  zum Ziel  $j$ 
  - ❖  $<0$ :  $v$  liegt näher an  $j$  als  $u$  (= billiger)
  - ❖  $>0$ :  $v$  liegt weiter von  $j$  als  $u$  (= teurer)

### ◆ a: Richtungsfaktor

- ❖  $=0$ : BFS, keine richtungsabhängigen Komponenten
  - ❖  $>>0$ : Nicht mehr verdrahtungsorientiert, Greedy
  - ❖  $=1.5$ : Empfohlen, hohe Beschleunigung, gute Qualität

# Ausbreitung 2



- Reihenfolge der Sinks
  - Nächstelegene zuerst
    - ◆ Besser Anschlussbarkeit der Folgenden

- Reihenfolge der Netze
  - Viele Terminals zuerst
    - ◆ Vermeidung von Blockaden


Realer FPGA-Router

# Sinnvolle Startpunkte

- **PathFinder/VPR**
  - Ausbreitung von gesamten RT aus
    - ◆ Übernahme in PQ mit Kosten 0
  - Ineffizient, gerade bei vielen Terminals

## ■ Idee

- Nur Segmente aus RT „nahe“ beim Ziel in PQ
- Aufteilen der gesamten Fläche in Bins
- Hier:
  - ◆ Nur Segmente in Bin 4 expandieren



Realer FPGA-Router

# Auswirkungen

- **Low-Stress Routing**
  - >10% mehr Tracks als minimal erforderlich

## ■ 15 Beispieldarstellungen

## ■ Durchschnittliche Rechenzeit

- BFS in VPR: 731s
- DDFS: 14s
- DDFS+Bins: 7s

## ■ Durchschnittlicher Qualitätsverlust

- BFS in VPR: 15.5 Tracks
- DDFS: 15.5 Tracks
- DDFS+Bins: 15.8 Tracks

# Binning Details

- **Bin-Größe**
  - Sollte passen
  - Berechnung pro Netz
    - ◆ Durchschnittliche Fläche pro Sink  $A_s = \text{netBB}/\#\text{sinks}$
    - ◆ Bewährt: Bin-Größe  $4 \times A_s$

## ■ Idee

- Nur Segmente im gleichen Bin wie nächstes Ziel
  - ◆ Einfache Entfernungsberechnung, kein Bin-Raster

## ■ Leere Bins

- Bin mit Ziel enthält noch keine Segmente
- Erweitere Suchradius auf 8 Nachbar-Bins
- Falls immer noch leer
  - ◆ Suche von ganzem RT aus

Realer FPGA-Router

# Praktische Arbeiten

- **Nicht genau nachprogrammieren**
  - Viele Details nicht gezeigt

## ■ Konzepte verstehen

## ■ Inspiration für eigene Ideen

## ■ Sinnvoll

- Routing Graph
- Darin nach Verdrahtungen suchen

## ■ Papers auf Web-Site

- PathFinder, McMurchie & Ebeling 1995
- Verbesserungen von Swartz et al., 1998
- Auszüge aus VPR Beschreibung, 1999 [19MB!]

Realer FPGA-Router

## Zusammenfassung

- Verdrahtungsproblem auf FPGAs
- Verdrahtbarkeitsorientierte Verdrahtung
- PathFinder-Algorithmus
  - Gewichteter Maze-Router
  - $p_v, h_v$
- Erweiterung auf Verzögerung
  - Durch Criticality
- Verbesserungen
  - Bessere Suchalgorithmen
- Dienstag 13.12.: Abgabe Phase 2
  - Verdrahtung 2

Realer FPGA-Router