



## “Algorithmen im Chip-Entwurf”

# Aufgabe 4: Verbesserungen und Dokumentation

Abgabe bis zum 03.02.2006, 12:00 MET Mittags

Die von Ihnen bisher entwickelten Programme sollen in *allen* Bereichen Designanalyse, Placement und Routing verfeinert und in der endgültigen Version umfassend dokumentiert werden.

## 1 Einleitung

In dieser Phase der praktischen Arbeiten haben Sie Gelegenheit, Ihre Ideen zur Verbesserung der bisherigen Algorithmen umzusetzen. Da nach jeder der Phasen 1 bis 3 von allen Teilnehmern dazu ein breites Ideenspektrum geäußert wurde, sollte es an konkreten Ansatzpunkten nicht mangeln.

## 2 Mögliche Problemstellungen

Zu diesen Ansatzpunkten gehören unter anderem:

- Das Beseitigen von bekannten Programmierfehlern.
- Das Ersetzen von vorläufigen Routinenprototypen durch die ursprünglich geplanten aber noch unrealisierten Endversionen.
- Die Untersuchung und Beseitigung von Ineffizienzen sowohl in Bezug auf Laufzeit als auch auf Speicherbedarf. Beides unterstützt durch ein Profiling des Programmes.
- Der Einbau von neuen Kriterien in die Optimierung. Dazu gehören beispielsweise ein Timing-Driven Mode (via Criticality) beim Routing oder eine verdrahtungsorientierte Platzierung.

## 3 Abgabe

### 3.1 Programmquellen

Gemäß den Anforderungen des Leitfadens. Dabei muss der gesamte Funktionsumfang der bisherigen Phasen 1 bis 3 enthalten sein. Die Aufrufe der Unterfunktionen Designanalyse, Platzierung und Verdrahtung erfolgen analog zu den früheren Aufgabenstellungen. Alle Teile des Codes *müssen* weitgehend die im Leitfaden genannten Programmierrichtlinien einhalten.

Dabei sind auch die Blockkommentare am Anfang jeder Datei sowie genaue Angaben über den Autor der Klasse erforderlich. Falls mehrere Autoren an einer Datei oder an unterschiedlichen Methoden beteiligt waren, so ist diese Tatsache sowie die Art des jeweiligen Beitrags auch durch Kommentare zu beschreiben.

### 3.2 Dokumentation

In einer 20-30 Seiten langen Dokumentation ist das gesamte Projekt umfassend zu beschreiben. Zu den zu betrachtenden Aspekten gehören:

- Benutzerhandbuch, u.a. mit Beschreibung von Aufrufparametern
- Algorithmische Grundlagen
- Datenstrukturen und ihre Zusammenhänge untereinander
- Konkrete Realisierung in Java
- Profiling-Daten für die verschiedenen Betriebsmodi (sowohl in Bezug auf Speicher als auch Ausführungszeit)
- Messergebnisse analog zu Phase 1 bis 3 für die verschiedenen Betriebsmodi bei Anwendung auf die Beispielschaltungen s27 bis clmQ
- Vergleich der Messergebnisse nach der Verfeinerung in Aufgabe 4 mit den Ergebnissen der Vorversionen aus den Phasen 1 bis 3

Zur Darstellung der teilweise komplexen Zusammenhänge ist es unerlässlich, dass Sie diese durch Zeichnungen veranschaulichen. Dabei ist es Ihnen freigestellt, ob Sie eine lesbare und konsistente eigene Notation oder eine Standardnotation wie UML verwenden. Seitenweise Zeichnungen reichen aber alleine *nicht* aus. Sie müssen durch entsprechende Beschreibungen im Fliesstext erläutert und in den Kontext der Gesamtdokumentation (Algorithmenbeschreibung etc.) eingebettet werden.

Die Dokumentation soll als *eine* (1) konsistente Datei (fortlaufende Seitenzahlen, Inhaltsverzeichnis, etc.) im Adobe Portable Document Format (PDF) abgegeben werden. Bei Fragen zu der Erstellung von PDF wenden Sie sich ggf. an Kommilitonen oder den Betreuer.

Fehlende, offensichtlich fehlerhafte oder unvollständige Dokumentation wird die Verweigerung der Abnahme und die Forderung von Nachbesserungen zur Folge haben.

### 3.3 Ergebnisse

Weiterhin legen Sie bitte für die Beispielschaltungen s27 bis clmQ folgendes Ihrer Abgabe bei:

- Die von Ihrem Placer erzeugten `.p` Dateien.
- Die von Ihrem Router erzeugten `.r` Dateien sowohl für die von Ihrem Programm erzeugten `.p` Dateien als auch für die Musterlösungen.
- Die von Ihrer Designanalyse für jede `.p`/`.r` Kombination *geschätzte*  $D_{\max}$  (in ns) und Verdrahtungslänge (in Segmenten).
- Das nach dem Verdrahten nun exakt berechnete  $D_{\max}$  (in ns) und die exakte Verdrahtungslänge (in Segmenten).
- Die minimale Track-Anzahl pro Kanal, mit der Ihr Programm die Schaltung erfolgreich verdrahten konnte.
- Die Laufzeit Ihrer drei Programme für die Beispiele (in s).
- Die Leistungsdaten des verwendeten Testrechners (Prozessor, Takt, Speicher, Betriebssystem).

Dabei nehmen Sie als Platzierungsfläche (Abmessungen des fiktiven FPGAs) bitte die kleinste quadratische Größe an, in die die jeweilige Schaltung passt (also bei 6 Blöcken ein 3x3 Feld).

Falls die Laufzeiten Ihres Programmes bei einer Schaltung 10 Stunden überschreiten sollten, so brechen Sie den Lauf bitte ab und machen einen entsprechenden Vermerk in Ihren Messergebnissen. Nach der Verfeinerung sollte dieser Fall in dieser Phase aber nicht mehr auftreten.

## 4 Kolloquium und Vortrag

Am Dienstag, dem 07.02.2006, findet mit jeder Gruppe ein ca. 30-minütiges Einzelkolloquium statt. Die Zeit-Slots dafür werden überwiegend in der normalen Vorlesungszeit liegen, für zwei Gruppen werden vorher extra Termine vereinbart.

In der Vorlesungszeit am Dienstag, dem 14.02.2006, findet dann eine zentrale Abschlussbesprechung statt. Hier werden alle Gruppen in 10-minütigen Vorträgen über ihre Lösung der Aufgabe referieren (auch hier: Anforderungen siehe Leitfaden).

## 5 Tipps

- Unterschätzen Sie den Aufwand für eine akzeptable Dokumentation nicht! Stellen Sie ggf. eines Ihrer Gruppenmitglieder ausschliesslich für diese Aufgabe ab. In der Industrie wird das auch ähnlich praktiziert, solche Spezialisten nennt man Technical Writer.