

## Kick-Off zu den praktischen Arbeiten ACE'05

Andreas Koch  
FG Eingebettete Systeme  
und ihre Anwendungen  
TU Darmstadt

- **Organisatorisches**
  - Gruppeneinteilung
- **Technischer Hintergrund**
- **Erste Aufgabe**



# Organisatorisches

# Gruppeneinteilung

## ■ 3er Gruppen

- Sollte genau aufgehen (36 Anmeldungen)
- Werden nötigenfalls spontan gebildet

## ■ Gruppenbogen ausfüllen

- Mögliche Zeit-Slots für Kolloquien wählen
  - ◆ Do vormittags, notfalls später Nachmittag (17:00)
  - ◆ Ranking 1 ... 6, Ausschluss /

## ■ Bitte untereinander austauschen

- Telefonnummer, E-Mail

# Handhabung der Überlast

- **Auswertung der ersten Aufgabe**
  - Abgabe Di, 15.11.2005 bis 12:00 mittags
- **Bekanntgabe der endgültigen Auswahl**
  - Bis Mittwoch, 18:00 Uhr via E-Mail
  - Dann auch Zuteilung des Kolloquiums-Slots
- **Nichtausgewählte Teilnehmer**
  - Behandlung entsprechend Wunsch
    - ◆ Möglichkeiten: nur 4SWS, 4SWS/2SWS, nur 2SWS
  - Eventuell: Praktische Arbeiten im SS06
    - ◆ Ankündigung auf Web-Seiten

## ■ In was?

- Java
- Abnahme auf Version 1.4.x oder 1.5.x

## ■ Wo?

- Auf dem heimischen Rechner
- Poolräume, bei Bedarf in der FG ESA

## ■ Art der Programme

- Kommandozeilenorientiert
- Dateiverarbeitend

- **Am Abgabetag bis 12:00 Uhr MET**
- **E-Mail an [ace05@esa.informatik.tu-darmstadt.de](mailto:ace05@esa.informatik.tu-darmstadt.de)**
  - **Betreff: „Gruppe N Aufgabe M ...“**
  - **Attachment: .jar-Datei**
    - ◆ **.java Quellen (mit gutem JavaDoc!)**
      - ◆ In allen Dateien Gruppennummer!
    - ◆ **.class vorkompilierte Klassen**
  - **README Textdatei**
    - ◆ Beschreibt Kompilierung und Aufruf
    - ◆ Kurzer Überblick über
      - Programmaufbau
      - Algorithmen
      - Beiträge der einzelnen Gruppenmitglieder

# Kolloquien & Vorträge

## ■ Donnerstags, i.d.R. vormittags

- Je Gruppe 30 Minuten

## ■ In der Regel den folgenden Freitag

- Normale Vorlesungszeit

- Je Gruppe 10-15 Minuten Vortrag

- ◆ Folien (PowerPoint/OpenOffice/PDF/Laptop)

- ◆ Vorgehensweise
- ◆ Kernalgorithmus und Datenstrukturen
- ◆ Programmaufbau
- ◆ Ergebnisse
- ◆ Erfahrungen und Kommentare

## ■ Beides benotet!

Kick-Off zu den praktischen Arbeiten

# Programmierstil und Doku

## ■ Writing Robust Java Code

- PDF auf Web-Seite

## ■ Dokumentation

- Aufgabe 1-3

- ◆ Im wesentlichen JavaDoc und Kommentare
- ◆ *Wichtig*: Historie im Dateikopfkommentar

- Aufgabe 4

- ◆ „Richtiges“ 20-30 seitiges Dokument (Prosa)
- ◆ Zusammenfassend über alle bisherigen Arbeiten

# Programmierung und Test

- **Millionen von Rechenoperationen**
- **Auf Zehntausenden von Objekten**
- **Komplexität der Algorithmen wichtig**
  - Zeitbedarf: Hashing statt sequentieller Suche
  - Speicherbedarf: Objekte wiederverwenden
- **Datenstrukturen aus Bibliothek**
- **Testdaten liegen auf Web-Seite**
  - Minimalsatz ./ . vollständiger Satz

# Team-Organisation

- Gruppenarbeit entscheidend
- Probleme rechtzeitig ansprechen
  
- **Aufteilung der Arbeiten**
  - Vorschläge in Aufgabenstellung
  - Immer gut aufteilbare Bereiche
    - ◆ Test / Profiling
    - ◆ Dokumentation (nicht unterschätzen!)
      - ◆ Erfordert überblickende Fachkenntnisse

- **Versionsverwaltung: *Subversion***
  - Wichtigstes Werkzeug für Gruppenarbeit
- **Java IDE: *Eclipse***
  - Nützlich, insbesondere für *Refactoring*
- **Automatisierte Regressionstests: *JUnit***
  - Müssen aber trotzdem gepflegt werden
- **Profiler: *HPJmeter***
  - Zur Analyse von Zeit-/Speicherbedarf
- **Lexer/Parser: *ANTLR***
  - Eigentlich nicht nötig

## ■ Analyse von Schaltungen

- 2.5 Wochen
- Hilfreich für folgende Aufgaben

## ■ Platzierung von Netzlisten

- 4 Wochen

## ■ Verdrahtung von platzierten Netzlisten

- 3.5 Wochen

## ■ Gezielte Verbesserungen

- 2 Wochen



# Technischer Hintergrund

## ■ Werkzeuge für FPGA


## ■ Grundprinzip


- Sollte aus TgDI 1 bekannt sein

## ■ Algorithmen

- Vergleichbar denen für „echte“ Chips
- Einfacher
  - ◆ Diskrete statt kontinuierlicher Strukturen
- Komplizierter
  - ◆ Feste Strukturen begrenzen Spielraum

# FPGA-Zielarchitektur





## ■ Eingangs-Pins äquivalent


- Inhalt der Wertetabelle anpassen

# Ein-/Ausgabeblock




- „In“ benutzt: Ausgangsblock
- „Out“ benutzt: Eingangsblock
- *Keine* bidirektionalen Blöcke erlaubt

# Logikblock-Konnektivität



- Clock wird ignoriert
- Out ist doppelt vorhanden


# Verdrahtungskanäle




## ■ Variable Anzahl von Leitungen

- Parameter  $W_h$  (horiz.) und  $W_v$  (vert.)
  - ◆ Architekturdatei
- 1 Verbindung pro Eingang
- Mehrere bei Ausgang



# Verbindungen




# Verbindungsblöcke



- Nur gleiche Spurnummern verbindbar
- Mehrere Durchschaltungen OK



- Kombinatorische Verzögerung:  $a, b \rightarrow y$
- Sequentielle Verzögerung: G2, G3



## ■ Elementweise Verzögerungsberechnung

- Zeiten sind parametrisiert
- ◆ Architekturdatei

```
.global clock

.output out:s27_out
pinlist: s27_out


.input in:s27_in_0_
pinlist: s27_in_0_

.clb [13]
pinlist: s27_in_2_ s27_in_0_ n_n40 n_n41 [13] open
subblock: [13] 0 1 2 3 4 open

.clb n_n40
pinlist: s27_in_1_ s27_in_3_ [13] [11] n_n40 clock
subblock: n_n40 0 1 2 3 4 5

.clb n_n41
pinlist: s27_in_3_ [13] open open n_n41 clock
subblock: n_n41 0 1 open open 4 5
```

# Koordinatensystem



# .p Platzierungsdatei

Netlist file: BLIF/s27.net    Architecture file: prak04.arch  
Array size: 3 x 3 logic blocks

#block name	x	y	subblk	block number
#-----	--	--	-----	-----
s27_in_2_	4	2	0	#0
s27_in_1_	2	4	0	#1
s27_in_3_	2	0	1	#2
s27_in_0_	4	2	1	#3
clock	0	1	0	#4
out:s27_out	2	0	0	#5
[13]	3	2	0	#6
s27_out	2	1	0	#7
n_n40	2	3	0	#8
n_n41	2	2	0	#9
n_n42	3	1	0	#10
[11]	3	3	0	#11

# .r Verdrahtungsdatei

Array size: 3 x 3 logic blocks.


Routing:


Net 0 (s27\_in\_2\_)

SOURCE	(4,2)	Pad: 0
OPIN	(4,2)	Pad: 0
CHANY	(3,2)	Track: 0
CHANX	(3,1)	Track: 0
IPIN	(3,2)	Pin: 0
SINK	(3,2)	Class: 0
CHANY	(3,2)	Track: 0
CHANY	(3,3)	Track: 0
IPIN	(3,3)	Pin: 3
SINK	(3,3)	Class: 0

Net 10 ([11])

SOURCE	(3,3)	Class: 1
OPIN	(3,3)	Pin: 4
CHANY	(3,3)	Track: 1
CHANX	(3,3)	Track: 1
CHANX	(2,3)	Track: 1
IPIN	(2,3)	Pin: 2
SINK	(2,3)	Class: 0





# Architekturparameter

- X, Y Abmessungen in Logikblöcken
- Wh, Wv Anzahl horiz./vert. Leitungen
- Verzögerungszeiten
  - Tipad, Topad
  - Tswitch
  - Tcomb
  - TFFim, TFFout
- Einer pro Zeile
- Überschreibbar in Kommandozeile

- **Analyse von Schaltungen**
- **Einlesen von**
  - **Netzliste**
  - **Architekturbeschreibung**
  - **Platzierung**
  - **(falls angegeben) Verdrahtung**

# Platzierungsprüfung

- **Alle Blöcke aus Netzliste platziert?**
- **Platzierung gültig?**
  - Keine Überlappungen?
  - Koordinaten in Ordnung?
- **Fehler ausgeben**

# Verdrahtungsprüfung

- Genau 1 Quelle pro Netz
- Mindestens 1 Senke pro Netz
- Alle Netzteile miteinander verbunden
  - Prüfe Koordinaten auf passende Anreihung
    - ◆ SOURCE, OPIN, CHANX, ..., IPIN, SINK
- Gültige Koordinaten
- Ressourcen nur einmal benutzt

# Konsistenzprüfung

- **Netzliste ./.** Verdrahtung
- **Konnektivität muss gleich sein**
  - Alle Verbindungen müssen existieren
  - Keine weiteren Verbindungen dürfen existieren
- **Vertauschbarkeit von Logikblockeingangs-Pins beachten!**
  - Logikblockinhalte aber ignorieren

- **Wie „schnell“ ist die Lösung?**
  - Kritischer Pfad
- **Bei unverdrahteten Schaltungen**
  - Verdrahtungsverzögerung schätzen
  - Kürzesten Weg annehmen
- **Bei verdrahteten Schaltungen**
  - Verzögerung genau berechnen
- **Mittels längster Pfade**
  - Wird in nächster Vorlesung behandelt
  - Teilaufgaben aber schon jetzt lösbar