

Einführung in Computer Microsystems

Sommersemester 2011

4. Block: Modellierung in Verilog



TECHNISCHE
UNIVERSITÄT
DARMSTADT





Hintergrundinformationen

Wenn man es **genau** wissen möchte:

- ▶ Sprache: Standard IEEE 1364-2005 “Verilog Language Reference Manual”
- ▶ Syntheseregeln: Standard IEEE 1364.1 / IEC 62142-2005 “Verilog register transfer level synthesis”

Aus dem TU Darmstadt-Netz (ggf. via VPN) über ULB aus der IEEE Literaturdatenbank Xplore abrufbar.



Verbindungen über Port-Namen

Verbindung über Port-Reihenfolge

```
module topmod;  
  wire [4:0] v;  
  wire a,b,c,w;
```

```
  modB b1 (v[0], v[3], w, v[4]);
```

```
endmodule
```

```
module modB (wa, wb, c, d);  
  inout wa, wb;  
  input c, d;
```

```
  ...
```

```
endmodule
```

Verbindungen über Port-Namen

```
module topmod;  
  wire [4:0] v;  
  wire a,b,c,w;
```

```
  modB b1 (.wb(v[3]),.wa(v[0]),.d(v[4]),.c(w));
```

```
endmodule
```

```
...
```

- ▶ Unterschiedliche Reihenfolge
- ▶ Nichtangeschlossene Ports



Parallelität




- ▶ In konventionellen Programmiersprachen wie z.B. Pascal, C
 - ▶ Anweisungen werden **der Reihe nach** bearbeitet
 - ▶ Programmzähler zeigt auf **aktuelle** Anweisung
 - ▶ Es gibt nur **einen** Kontrollfluß
- ▶ In HDLs und realen Schaltungen
 - ▶ Alle Komponenten arbeiten **parallel**
 - ▶ Z.B. kann **eine** Taktflanke eine Vielzahl von **gleichzeitigen** Aktionen auslösen
 - ▶ Modelliert durch parallele `always`-Blöcke



- ▶ Instanzen von Modulen
- ▶ `always`- und `initial`-Blöcke
- ▶ ständige Zuweisungen (*continuous assignments*)
- ▶ nichtblockende Zuweisungen
- ▶ Mischformen

Ereignisgesteuerte Simulation der Parallelität



- ▶ globale Simulations-Zeitpunkte t_1, t_2, \dots
- ▶ ein oder mehrere Ereignisse sollen jeweils **parallel** ausgeführt werden
- ▶ Ereignis-Scheduler wählt **eines zufällig** aus
- ▶ wenn bei t_1 nichts mehr zu tun, gehe zu t_2 weiter




- ▶ Kein Verlass auf **bestimmte** Reihenfolge
 - ▶ Kann zwischen Simulatoren variieren
 - ▶ Kann auch durch Simulationsoptionen beeinflußt werden
- ▶ parallel = nicht-deterministisch
 - ▶ **ein** richtiges Ergebnis garantiert nicht allgemeine **Korrektheit**
 - ▶ exponentiell viele Ergebnisse möglich
- ▶ Unwägbarkeiten können durch Entwurststile reduziert werden
 - ▶ Synchrone Register-Transfer-Logik
 - ▶ Designer legt Zeitablauf explizit im Modell fest
 - ▶ Unterschiedliche Ereignisse finden in unterschiedlichen Takten statt



Register-Transfer-Logik

- ▶ Grundlegendes und universelles Konzept
- ▶ Beliebige **Automatennetze** übersichtlich realisierbar
- ▶ insbesondere effiziente Pipelines
- ▶ Ähnlichkeit zum Programmieren $y = f_3(f_2(f_1(x)))$
 - ▶ Aber **räumlich** parallel verteilt
- ▶ Synchron durch **gemeinsamen** Takt
- ▶ Gut testbar
- ▶ Sehr kompakt mit **nichtblockender** Zuweisung realisierbar




- ▶ Kombinatorische Logik **zwischen** den Registern
 - ▶ f_1 : verdoppeln
 - ▶ f_2 : plus 5
 - ▶ f_3 : quadrieren
- ▶ Pipeline berechnet $R_4 = (2R_1 + 5)^2$
 - ▶ bearbeitet 3 Datensätze **gleichzeitig**
 - ▶ gibt **pro Takt** ein Ergebnis aus
 - ▶ Damit 3x schneller als sequentielle Berechnung der drei Funktionen




Konstruktion von Pipelines in RTL

1. Schritt: Flip-Flop-Kette



- ▶ Mini-Pipeline aus zwei Flip-Flops
- ▶ Flip-Flops sind flankengesteuert
 - ▶ Unterschied zu Latches (pegelgesteuert)
 - ▶ Aufbau z.B. aus Master-Slave-Latches (TGDI)
- ▶ Annahme hier: vorderflankengesteuert
 - ▶ `always @(posedge CLOCK)`

2. Schritt: Takterzeugung




always begin


CP = 0; #10;

CP = 1; #10;

end




3. Schritt: Testeingaben (Stimuli)




initial begin

```
INPUT = 0;    #20;  
INPUT = 255; #20;  
INPUT = 8'haa; #20;
```

```
$finish;  
end
```



4. Schritt: Testausgaben





always @(INPUT, MIDDLE, OUTPUT)

\$display

```
("Zeit :_%2.0f, INPUT =_%h, MIDDLE =_%h, OUTPUT =_%h",  
$time, INPUT, MIDDLE, OUTPUT);
```

5. Schritt: Modellierung der Flip-Flops



```

always @(posedge CP)
  MIDDLE = INPUT; // Fehler!

always @(posedge CP)
  OUTPUT = MIDDLE; // Fehler!

always @(posedge CP) //SIM
  MIDDLE = #1 INPUT;

always @(posedge CP)
  OUTPUT = #1 MIDDLE;
  
```

Zeit: 0,	INPUT = 00,	MIDDLE = xx,	OUTPUT = xx
Zeit: 11,	INPUT = 00,	MIDDLE = 00,	OUTPUT = xx
Zeit: 20,	INPUT = ff,	MIDDLE = 00,	OUTPUT = xx
Zeit: 31,	INPUT = ff,	MIDDLE = ff,	OUTPUT = 00
Zeit: 40,	INPUT = aa,	MIDDLE = ff,	OUTPUT = 00
Zeit: 51,	INPUT = aa,	MIDDLE = aa,	OUTPUT = ff


```

begin
  OUTPUT = MIDDLE;
  MIDDLE = INPUT;
end
  
```

```

OUTPUT <= MIDDLE;
MIDDLE <= INPUT;
end
  
```

Beispiel-Pipeline: Rahmenmodul




```
module pipeline #(
parameter    Low  = 10,           // Takt low
              High = 5,           // Takt high
);
reg          CLOCK;              // Takt

reg [7:0] R1,                    // Register 1
         R2,                    // Register 2
         R3,                    // Register 3
         R4;                   // Register 4

integer    l;                   // Hilfsvariable
...
endmodule // pipeline
```

Beispiel-Pipeline: Takterzeugung



```
// Ein-Phasen-Takt  
always begin  
  #Low CLOCK <= 1;  
  #High CLOCK <= 0;  
end
```


```
// Takt low  
// Takt high
```

Beispiel-Pipeline: Kombinatorische Logik

Führt eigentliche Rechnung aus



TECHNISCHE
UNIVERSITÄT
DARMSTADT



```
// Logik zwischen R1 und R2  
function [7:0] f1 (input [7:0] IN);  
    f1 = 2 * IN;  
endfunction
```

```
// Logik zwischen R2 und R3  
function [7:0] f2 (input [7:0] IN);  
    f2 = IN + 5;  
endfunction
```


```
// Logik zwischen R3 und R4  
function [7:0] f3 (input [7:0] IN);  
    f3 = IN * IN;  
endfunction
```

Testrahmen

Hier in einem Modul (kürzer), besser: saubere Trennung in eigenem Modul



TECHNISCHE
UNIVERSITÄT
DARMSTADT



```
// Test – Ausgaben
always @(+)
  $display ("%4.0f %b %d %d %d %d",
    $time, CLOCK, R1, R2, R3, R4);

// Ueberschrift, Test – Eingaben
initial begin
  $display ("Zeit_CLOCK_R1_R2_R3_R4\n");

  @(negedge CLOCK) R1 <= 1; // R1 eingeben
  @(negedge CLOCK) R1 <= 2; // R1 eingeben
  @(negedge CLOCK) R1 <= 3; // R1 eingeben
  @(negedge CLOCK) R1 <= 4; // R1 eingeben


  for (l=1; l<=5; l=l+1) // Pipeline leeren
    @(posedge CLOCK);
  $finish;
end
```

Beispiel-Pipeline: Ablaufsteuerung

Hier in einem Modul (kürzer), besser: saubere Trennung in eigenem Modul



TECHNISCHE
UNIVERSITÄT
DARMSTADT



```
// Pipeline steuern und Funktionen berechnen
```

```
always @(posedge CLOCK) begin
```

```
  R2 <= f1(R1);
```

```
  R3 <= f2(R2);
```


```
  R4 <= f3(R3);
```

```
end
```




Busse


Beispiel-Chip TUD0705: Großer Verkaufserfolg!



- ▶ Zwei synchrone 8b-Zähler
- ▶ Schrittweiten 1 und 3
- ▶ Beide parallel auslesbar

Problem: Zu teuer!


- ▶ Wo Geld sparen?
- ▶ Anforderung: Es wird nur jeweils **einer** der beiden Werte gebraucht
- ▶ Ausgangs-Pins sparen (kosten extra)
- ▶ Beide Zähler über die **gleichen** Pins nach aussen leiten



➡ Wie beide Werte auseinanderhalten?

Idee: Nicht gebrauchten Zählerausgang **hochhochmig** schalten

TUD0705 Lite



- ▶ Neuer Steuereingang COUNTERNUM
 - ▶ Bei COUNTERNUM=0 Wert des **ersten** Zählers ausgeben
 - ▶ Bei COUNTERNUM=1 Wert des **zweiten** Zählers ausgeben



- ▶ Beliebige Schrittweite
- ▶ Hochohmig-schaltbarer Ausgang

```
module COUNTER
#(
    parameter stepsize = 1    // Schrittweite
)
(
    input wire    CLOCK,
    input wire    SELECT, // Wert ausgeben?
    output wire [7:0] OUT
);

reg [7:0] COUNT = 0;    // Nur für Simulation!

always @(posedge CLOCK)
    COUNT <= COUNT + stepsize;

assign OUT = (SELECT) ? COUNT : 8'bz; // Tri-State Treiber

endmodule
```



```
module TUD0705Lite
(
  input  wire  CLOCK,
  input  wire  COUNTERNUM,
  output wire [7:0] COUNT
);

COUNTER #(1) COUNTBY1(CLOCK, COUNTERNUM == 0, COUNT);
COUNTER #(3) COUNTBY3(CLOCK, COUNTERNUM == 1, COUNT);

endmodule
```

Für Input-Wire **SELECT** direkt Ausdruck angeben, statt:

```
wire SELECTBY1, SELECTBY3;

assign SELECTBY1 = COUNTERNUM == 0;
assign SELECTBY3 = COUNTERNUM == 1;

counter #(1) COUNTBY1(CLOCK, SELECTBY1, COUNT);
counter #(3) COUNTBY3(CLOCK, SELECTBY3, COUNT);
```



```
module TESTFRAME;
```

```
  wire [7:0] COUNT;
```

```
  reg        CLOCK;
```

```
  reg        COUNTERNUM;
```

```
TUD0705Lite DUT(CLOCK, COUNTERNUM, COUNT);
```

```
  always begin // Takt erzeugen
```

```
    CLOCK = 0;
```

```
    #10;
```

```
    CLOCK = 1;
```

```
    #10;
```

```
  end
```

```
  always @(COUNT) // Ausgaben überwachen
```

```
    $display("%2.0f: _COUNTERNUM=%b _COUNT=%d",
```

```
             $time, COUNTERNUM, COUNT);
```

```
endmodule
```

```
  initial begin // Stimuli
```

```
    COUNTERNUM = 0; // 1. Zähler
```

```
    #60;
```

```
    COUNTERNUM = 1; // 2. Zähler
```

```
    #60;
```

```
    COUNTERNUM = 0; // 1. Zähler
```

```
    #60;
```

```
    $finish;
```

```
  end
```




```
always begin // Takt erzeugen
  CLOCK = 0;
  #10;
  CLOCK = 1;
  #10;
end
```

```
initial begin // Stimuli
  COUNTERNUM = 0; // 1. Zähler
  #60;
  COUNTERNUM = 1; // 2. Zähler
  #60;
  COUNTERNUM = 0; // 1. Zähler
  #60;
  $finish;
end
```

```
0 : COUNTERNUM=0 COUNT= 0
10 : COUNTERNUM=0 COUNT= 1
30 : COUNTERNUM=0 COUNT= 2
50 : COUNTERNUM=0 COUNT= 3
60 : COUNTERNUM=1 COUNT= 9
70 : COUNTERNUM=1 COUNT= 12
90 : COUNTERNUM=1 COUNT= 15
110 : COUNTERNUM=1 COUNT= 18
120 : COUNTERNUM=0 COUNT= 6
130 : COUNTERNUM=0 COUNT= 7
150 : COUNTERNUM=0 COUNT= 8
170 : COUNTERNUM=0 COUNT= 9
```

Ergebnisse: Waves



```
0: COUNTERNUM=0 COUNT= 0
10: COUNTERNUM=0 COUNT= 1
30: COUNTERNUM=0 COUNT= 2
50: COUNTERNUM=0 COUNT= 3
60: COUNTERNUM=1 COUNT= 9
70: COUNTERNUM=1 COUNT= 12
90: COUNTERNUM=1 COUNT= 15
110: COUNTERNUM=1 COUNT= 18
120: COUNTERNUM=0 COUNT= 6
130: COUNTERNUM=0 COUNT= 7
150: COUNTERNUM=0 COUNT= 8
170: COUNTERNUM=0 COUNT= 9
```



- ▶ Mehrere Quellen/Senken auf einer Leitung: **Bus**
- ▶ Mehrere Senken: Unkritisch, fan-out immer konfliktfrei
- ▶ Quellen realisierbar durch **Tri-State-Treiber**
 - ▶ 0, 1, **Z** (hochohmig)
- ▶ Nur **eine** Quelle darf gleichzeitig aktiv sein
- ▶ Andere **hochohmig** schalten
- ▶ Benötigt Steuerung: **Welche** Quelle soll aktiv sein?
- ▶ Verschiedenste Möglichkeiten
- ▶ Hier gezeigt: **Slave-Mode**
 - ▶ Quellen wird von **aussen** mitgeteilt, ob Sie aktiv sein dürfen