

# Übung zur Vorlesung Einführung in Computer Microsystems

Prof. Dr-Ing. A. Koch  
Jaco Hofmann, MSc.



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

Sommersemester 15  
Übungsblatt 3

## Aufgabe 3.1 Scheduling

Zu Konflikten kommt es in Bluespec unter anderem wenn mehrere Rules versuchen das selbe Register zu schreiben. In dieser Aufgabe wird eine Möglichkeit gezeigt diese Konflikte gezielt zu lösen.

### Aufgabe 3.1.1 Das Design

Zur Demonstration von Scheduling-Attributen wird folgendes Interface verwendet.

```
1 interface Conflict;
2   method Action putA(UInt#(32) val);
3   method Action putB(UInt#(32) val);
4   method UInt#(32) getVal();
5 endinterface
```

Intern sollen beide Actions in das selbe Register schreiben.

Eine mögliche Implementation mit der Hilfe von FIFO sieht folgendermaßen aus.

```
1 import FIFO::*;
2
3 module mkConflict(Conflict);
4   FIFO#(UInt#(32)) valA <- mkFIFO();
5   FIFO#(UInt#(32)) valB <- mkFIFO();
6
7   Reg#(UInt#(32)) superVal <- mkReg(0);
8
9   rule writeA;
10    let v = valA.first(); valA.deq();
11    superVal <= v;
12  endrule
13
14  rule writeB;
15    let v = valB.first(); valB.deq();
16    superVal <= v;
17  endrule
18
19  method Action putA(UInt#(32) val);
20    valA.enq(val);
21  endmethod
22
23  method Action putB(UInt#(32) val);
24    valB.enq(val);
25  endmethod
26
27  method UInt#(32) getVal();
```

---

## Übung zur Vorlesung Einführung in Computer Microsystems

---

```
28     return superVal;
29   endmethod
30 endmodule
31
32 module mkConflictTestbench(Empty);
33   Conflict uut      <- mkConflict();
34   Reg#(UInt#(7)) counter <- mkReg(0);
35
36   rule spamConflictA (pack(counter)[0] == 1);
37     uut.putA(42);
38   endrule
39
40   rule spamConflictB;
41     uut.putB(125);
42   endrule
43
44   rule ctrIncr;
45     counter <= counter + 1;
46   endrule
47
48   rule endSim (counter == 127);
49     $finish();
50   endrule
51 endmodule
```

Beim Versuch oben stehenden Code zu kompilieren wird eine Warnung ausgegeben. Welche Auswirkungen hat diese Warnung auf das erstellte Design? Untersuchen Sie die Waveforms der Simulation mit `-keep-fires`.

---

### Aufgabe 3.1.2 Steuerung

---

Die Priorisierung der Rules kann in Bluespec unter anderem mit Hilfe von Attributen gesteuert werden. Setzen Sie das Attribut `(* preempts = "writeA, writeB" *)` vor eine der Rules des Moduls `mkConflict`. Analysieren Sie die nun entstandenen Waveforms. Tauschen Sie `writeA` und `writeB` im obigem Attribut und schauen Sie sich erneut die Waveforms an.

---

### Aufgabe 3.1.3 Weitere Attribute

---

Bluespec bietet viele weitere Attribute zur feinen Steuerung der Ausführungsreihenfolge von Rules. Welche Auswirkungen hat es wenn Sie statt `preempts` die Attribute `descending_urgency` oder `excecution_order` verwenden?

---

### Aufgabe 3.2 BRAM

---

Implementieren Sie auf Basis des Packages BRAM einen RAM mit vier Eingängen. Das zu verwendende Modul sieht dabei folgendermaßen aus:

```
1 module mkBRAM1Server #( BRAM_Configure cfg )
2   ( BRAM1Port #(addr, data) )
3   provisos(Bits#(addr, addr_sz),
4   Bits#(data, data_sz),
5   DefaultValue#(data) );
```

Das Interface ist folgendermaßen definiert:

```
1 typedef Server#(BRAMRequest#(addr, data), data) BRAMServer#(type addr, type data);
2 typedef struct {Bool write;
3   Bool responseOnWrite;
4   addr address;
5   data datain;
```

---

## Übung zur Vorlesung Einführung in Computer Microsystems

---

```
6     } BRAMRequest#(type addr, type data) deriving(Bits, Eq);
7 interface BRAM1Port#(type addr, type data);
8     interface BRAMServer#(addr, data) portA;
9     method Action portAClear;
10 endinterface: BRAM1Port
```

Eine Instanziierung könnte wie folgt aussehen:

```
1 BRAM_Configure cfg = defaultValue; //declare variable cfg
2 cfg.memorySize = 1024*32; //new value for memorySize
3 BRAM1Port#(UInt#(15), Bit#(16)) bram <- mkBRAM1Server (cfg);
```

Da das Interface BRAM1Port nur einen Port für den RAM zur Verfügung stellt müssen Sie den vorhandenen Port zwischen den angeschlossenen Geräten teilen. Erlauben Sie jedem der Eingänge nacheinander für einen Takt den BRAM zu benutzen.

Das Interface des Moduls soll dabei folgendermaßen aussehen:

```
1 interface RRRam;
2     BRAMServer#(UInt#(15), Bit#(16)) portA;
3     BRAMServer#(UInt#(15), Bit#(16)) portB;
4     BRAMServer#(UInt#(15), Bit#(16)) portC;
5     BRAMServer#(UInt#(15), Bit#(16)) portD;
6 endinterface
```

Erstellen Sie eine Testbench die die vier Eingänge des BRAM mit Testdaten versieht. PortA soll dabei jeden Takt geschrieben werden, PortB jeden zweiten Takt, PortC jeden Takt und PortD jeden achten Takt. Beenden Sie die Simulation nachdem jeder Port zehn mal geschrieben wurde.

---

### Aufgabe 3.2.1 Scheduling

---

Implementieren Sie nun den obigen RAM aber benutzen Sie statt Round Robin Schedulingattribute.

Probieren Sie zunächst eine Lösung ohne Attribute.

Implementieren Sie abschließend eine möglichst schnell Implementierung mit Hilfe von Attributen. Ist Ihre Lösung auch schnell wenn sich die Datenfrequenz an den Ports ändert?