

Übung zur Vorlesung Einführung in Computer Microsystems

Prof. Dr.-Ing. A. Koch
Jaco Hofmann, MSc.



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Sommersemester 15 Übungsblatt 3 - Lösungsvorschlag

Aufgabe 3.1 Scheduling

Zu Konflikten kommt es in Bluespec unter anderem wenn mehrere Rules versuchen das selbe Register zu schreiben. In dieser Aufgabe wird eine Möglichkeit gezeigt diese Konflikte gezielt zu lösen.

Aufgabe 3.1.1 Das Design

Zur Demonstration von Scheduling-Attributten wird folgendes Interface verwendet.

```
1 interface Conflict;
2     method Action putA(UInt#(32) val);
3     method Action putB(UInt#(32) val);
4     method UInt #(32) getVal();
5 endinterface
```

Intern sollen beide Actions in das selbe Register schreiben.

Eine mögliche Implementation mit der Hilfe von FIFO sieht folgendermaßen aus.

```
1 import FIFO::*;
2
3 module mkConflict(Conflict);
4     FIFO#(UInt#(32)) valA <- mkFIFO();
5     FIFO#(UInt#(32)) valB <- mkFIFO();
6
7     Reg#(UInt#(32)) superVal <- mkReg(0);
8
9     rule writeA;
10        let v = valA.first(); valA.deq();
11        superVal <= v;
12    endrule
13
14    rule writeB;
15        let v = valB.first(); valB.deq();
16        superVal <= v;
17    endrule
18
19    method Action putA(UInt#(32) val);
20        valA.enq(val);
21    endmethod
22
23    method Action putB(UInt#(32) val);
24        valB.enq(val);
25    endmethod
26
27    method UInt #(32) getVal();
```

Übung zur Vorlesung Einführung in Computer Microsystems

```
28     return superVal;
29 endmethod
30 endmodule
31
32 module mkConflictTestbench(Empty);
33     Conflict uut           <- mkConflict();
34     Reg#(UInt#(7)) counter <- mkReg(0);
35
36     rule spamConflictA (pack(counter)[0] == 1);
37         uut.putA(42);
38     endrule
39
40     rule spamConflictB;
41         uut.putB(125);
42     endrule
43
44     rule cntrIncr;
45         counter <= counter + 1;
46     endrule
47
48     rule endSim (counter == 127);
49         $finish();
50     endrule
51 endmodule
```

Beim Versuch oben stehenden Code zu kompilieren wird eine Warnung ausgegeben. Welche Auswirkungen hat diese Warnung auf das erstellte Design? Untersuchen Sie die Waveforms der Simulation mit `-keep-fires`.

Aufgabe 3.1.2 Steuerung

Die Priorisierung der Rules kann in Bluespec unter anderem mit Hilfe von Attributen gesteuert werden. Setzen Sie das Attribut `(* preempts = "writeA, writeB" *)` vor einer der Rules des Moduls `mkConflict`. Analysieren Sie die nun entstandenen Waveforms. Tauschen Sie `writeA` und `writeB` im obigem Attribut und schauen Sie sich erneut die Waveforms an.

Aufgabe 3.1.3 Weitere Attribute

Bluespec bietet viele weitere Attribute zur feinen Steuerung der Ausführungsreihenfolge von Rules. Welche Auswirkungen hat es wenn Sie statt `preempts` die Attribute `descending_urgency` oder `execution_order` verwenden?

Aufgabe 3.2 BRAM

Implementieren Sie auf Basis des Packages BRAM einen RAM mit vier Eingängen. Das zu verwendende Modul sieht dabei folgendermaßen aus:

```
1 module mkBRAM1Server #( BRAM_Configure cfg )
2     ( BRAM1Port #(addr, data) )
3     provisos(Bits#(addr, addr_sz),
4             Bits#(data, data_sz),
5             DefaultValue#(data) );
```

Das Interface ist folgendermaßen definiert:

```
1 typedef Server#(BRAMRequest#(addr, data), data) BRAMServer#(type addr, type data);
2 typedef struct {Bool write;
3     Bool responseOnWrite;
4     addr address;
5     data datain;
```

Übung zur Vorlesung Einführung in Computer Microsystems

```
6     } BRAMRequest#(type addr, type data) deriving(Bits, Eq);
7 interface BRAM1Port#(type addr, type data);
8     interface BRAMServer#(addr, data) portA;
9     method Action portAClear;
10 endinterface: BRAM1Port
```

Eine Instanziierung könnte wie folgt aussehen:

```
1 BRAM_Configure cfg = defaultValue; //declare variable cfg
2 cfg.memorySize = 1024*32; //new value for memorySize
3 BRAM1Port#(UInt#(15), Bit#(16)) bram <- mkBRAM1Server (cfg);
```

Da das Interface BRAM1Port nur einen Port für den RAM zur Verfügung stellt müssen Sie den vorhandenen Port zwischen den angeschlossenen Geräten teilen. Erlauben Sie jedem der Eingänge nacheinander für einen Takt den BRAM zu benutzen.

Das Interface des Moduls soll dabei folgendermaßen aussehen:

```
1 interface RRRam;
2     BRAMServer#(UInt#(15), Bit#(16)) portA;
3     BRAMServer#(UInt#(15), Bit#(16)) portB;
4     BRAMServer#(UInt#(15), Bit#(16)) portC;
5     BRAMServer#(UInt#(15), Bit#(16)) portD;
6 endinterface
```

Erstellen Sie eine Testbench die die vier Eingänge des BRAM mit Testdaten versieht. PortA soll dabei jeden Takt geschrieben werden, PortB jeden zweiten Takt, PortC jeden Takt und PortD jeden achten Takt. Beenden Sie die Simulation nachdem jeder Port zehn mal geschrieben wurde.

```
1 package RRRam;
2
3     import BRAM    :: *;
4     import Vector :: *;
5     import FIFO   :: *;
6
7     typedef BRAMRequest#(UInt#(15), Bit#(16)) RRRamRequest;
8
9     interface RRRam;
10        interface BRAMServer#(UInt#(15), Bit#(16)) portA;
11        interface BRAMServer#(UInt#(15), Bit#(16)) portB;
12        interface BRAMServer#(UInt#(15), Bit#(16)) portC;
13        interface BRAMServer#(UInt#(15), Bit#(16)) portD;
14    endinterface
15
16    module mkRRRram(RRRam);
17        Vector#(4, FIFO#(RRRamRequest))      inFifos <- replicateM(mkFIFO());
18        Vector#(4, FIFO#(Bit#(16)))          outFifos <- replicateM(mkFIFO());
19        FIFO#(UInt#(2))                      readFifo <- mkSizedFIFO(16);
20        Reg#(UInt#(2))                      currentPort <- mkReg(0);
21
22        BRAM_Configure cfg = defaultValue; //declare variable cfg
23        cfg.memorySize = 1024*32; //new value for memorySize
24        BRAM1Port#(UInt#(15), Bit#(16)) bram <- mkBRAM1Server (cfg);
25
26        for(Integer i = 0; i < 4; i = i + 1) begin
27            rule handlePort(currentPort == fromInteger(i));
28                bram.portA.request.put(inFifos[i].first());
29                inFifos[i].deq();

```

Übung zur Vorlesung Einführung in Computer Microsystems

```

30     if(!inFifos[i].first().write || inFifos[i].first().responseOnWrite) readFifo.enq(fromInteger(i));
31   endrule
32   rule handleReadPort(readFifo.first() == fromInteger(i));
33     let retVal <- bram.portA.response.get();
34     outFifos[i].enq(retVal);
35     readFifo.deq();
36   endrule
37 end
38
39 // Bookkeeping
40 rule roundRobin;
41   currentPort <= currentPort + 1;
42 endrule
43
44 // Interfaces
45 interface Server portA;
46   interface request = toPut(inFifos[0]);
47   interface response = toGet(outFifos[0]);
48 endinterface
49
50 interface Server portB;
51   interface request = toPut(inFifos[1]);
52   interface response = toGet(outFifos[1]);
53 endinterface
54
55 interface Server portC;
56   interface request = toPut(inFifos[2]);
57   interface response = toGet(outFifos[2]);
58 endinterface
59
60 interface Server portD;
61   interface request = toPut(inFifos[3]);
62   interface response = toGet(outFifos[3]);
63 endinterface
64 endmodule
65
66 module mkRRRamTb(Empty);
67   RRRam bram <- mkRRRam();
68
69   Vector#(4, Reg#(Bool)) portsDone <- replicateM(mkReg(False));
70   Vector#(4, Reg#(UInt#(12))) portCounter <- replicateM(mkReg(0));
71   Reg#(UInt#(32)) counter <- mkReg(0);
72
73   rule putPortA;
74     if(!portsDone[0]) begin
75       RRRamRequest req;
76       req.write = True;
77       req.responseOnWrite = False;
78       req.address = 0;
79       req.datain = extend(pack(portCounter[0]));
80       bram.portA.request.put(req);
81       portCounter[0] <= portCounter[0] + 1;
82       if(portCounter[0] == 9) begin
83         portsDone[0] <= True;
84       end
85     end
86   endrule
87
88 endmodule

```

Übung zur Vorlesung Einführung in Computer Microsystems

```
85      end
86  endrule
87
88  rule putPortB ((counter & 32'b1) == 0);
89    if(!portsDone[1]) begin
90      RRRamRequest req;
91      req.write = True;
92      req.responseOnWrite = False;
93      req.address = 4;
94      req.datain = extend(pack(portCounter[1]));
95      bram.portB.request.put(req);
96      portCounter[1] <= portCounter[1] + 1;
97      if(portCounter[1] == 9) begin
98        portsDone[1] <= True;
99      end
100    end
101  endrule
102
103  rule putPortC;
104    if(!portsDone[2]) begin
105      RRRamRequest req;
106      req.write = True;
107      req.responseOnWrite = False;
108      req.address = 12;
109      req.datain = extend(pack(portCounter[2]));
110      bram.portC.request.put(req);
111      portCounter[2] <= portCounter[2] + 1;
112      if(portCounter[2] == 9) begin
113        portsDone[2] <= True;
114      end
115    end
116  endrule
117
118  rule putPortD ((counter & 32'b111) == 0);
119    if(!portsDone[3]) begin
120      RRRamRequest req;
121      req.write = False;
122      req.responseOnWrite = False;
123      req.address = 12;
124      req.datain = extend(pack(portCounter[3]));
125      bram.portD.request.put(req);
126      portCounter[3] <= portCounter[3] + 1;
127      if(portCounter[3] == 9) begin
128        portsDone[3] <= True;
129      end
130    end
131  endrule
132
133  rule readPortD;
134    let v <- bram.portD.response.get();
135    $display("%d", v);
136  endrule
137
138  rule count;
139    counter <= counter + 1;
```

Übung zur Vorlesung Einführung in Computer Microsystems

```
140    endrule
141
142    function testForTrue(x) = x;
143    rule endSimulation( all(testForTrue, readVReg(portsDone)) );
144        $display("Finished at time %d.", $time);
145        $finish();
146    endrule
147
148    endmodule
149
150 endpackage
```

Aufgabe 3.2.1 Scheduling

Implementieren Sie nun den obigen RAM aber benutzen Sie statt Round Robin Schedulingattribute.

Probieren Sie zunächst eine Lösung ohne Attribute.

Implementieren Sie abschließend eine möglichst schnell Implementierung mit Hilfe von Attributen. Ist Ihre Lösung auch schnell wenn sich die Datenfrequenz an den Ports ändert?

```
1 package SchedRam;
2
3 import BRAM :: *;
4 import Vector :: *;
5 import FIFO :: *;
6
7 typedef BRAMRequest#(UInt#(15), Bit#(16)) SchedRamRequest;
8
9 interface SchedRam;
10    interface BRAMServer#(UInt#(15), Bit#(16)) portA;
11    interface BRAMServer#(UInt#(15), Bit#(16)) portB;
12    interface BRAMServer#(UInt#(15), Bit#(16)) portC;
13    interface BRAMServer#(UInt#(15), Bit#(16)) portD;
14 endinterface
15
16 module mkSchedRam(SchedRam);
17    Vector#(4, FIFO#(SchedRamRequest)) inFifos <- replicateM(mkFIFO());
18    Vector#(4, FIFO#(Bit#(16))) outFifos <- replicateM(mkFIFO());
19    FIFO#(UInt#(2)) readFifo <- mkSizedFIFO(16);
20    Vector#(4, Rules) portRules;
21
22    BRAM_Configure cfg = defaultValue; //declare variable cfg
23    cfg.memorySize = 1024*32; //new value for memorySize
24    BRAM1Port#(UInt#(15), Bit#(16)) bram <- mkBRAM1Server(cfg);
25
26    for(Integer i = 0; i < 4; i = i + 1) begin
27        portRules[i] = rules
28        rule handlePort;
29            bram.portA.request.put(inFifos[i].first());
30            inFifos[i].deq();
31            if(!inFifos[i].first().write || inFifos[i].first().responseOnWrite) readFifo.enq(fromInteger(i));
32        endrule
33        rule handleReadPort(readFifo.first() == fromInteger(i));
34            let retVal <- bram.portA.response.get();
35            outFifos[i].enq(retVal);
36            readFifo.deq();
37    end
```

Übung zur Vorlesung Einführung in Computer Microsystems

```
37         endrule
38     endrules;
39 end
40 Rules allPorts = rJoinPreempts(portRules[0],portRules[2]);
41 allPorts      = rJoinPreempts(portRules[1],allPorts);
42 addRules(rJoinPreempts(portRules[3],allPorts));
43
44 // Interfaces
45 interface Server portA;
46     interface request  = toPut(inFifos[0]);
47     interface response = toGet(outFifos[0]);
48 endinterface
49
50 interface Server portB;
51     interface request  = toPut(inFifos[1]);
52     interface response = toGet(outFifos[1]);
53 endinterface
54
55 interface Server portC;
56     interface request  = toPut(inFifos[2]);
57     interface response = toGet(outFifos[2]);
58 endinterface
59
60 interface Server portD;
61     interface request  = toPut(inFifos[3]);
62     interface response = toGet(outFifos[3]);
63 endinterface
64 endmodule
65
66 module mkSchedRamTb(Empty);
67     SchedRam bram <- mkSchedRam();
68
69     Vector#(4, Reg#(Bool))      portsDone  <- replicateM(mkReg(False));
70     Vector#(4, Reg#(UInt#(12))) portCounter <- replicateM(mkReg(0));
71     Reg#(UInt#(32))           counter      <- mkReg(0);
72
73     rule putPortA;
74         if(!portsDone[0]) begin
75             SchedRamRequest req;
76             req.write = True;
77             req.responseOnWrite = False;
78             req.address = 0;
79             req.datain = extend(pack(portCounter[0]));
80             bram.portA.request.put(req);
81             portCounter[0] <= portCounter[0] + 1;
82             if(portCounter[0] == 9) begin
83                 portsDone[0] <= True;
84             end
85         end
86     endrule
87
88     rule putPortB ((counter & 32'b1) == 0);
89         if(!portsDone[1]) begin
90             SchedRamRequest req;
91             req.write = True;
```

Übung zur Vorlesung Einführung in Computer Microsystems

```
92     req.responseOnWrite = False;
93     req.address = 4;
94     req.datain = extend(pack(portCounter[1]));
95     bram.portB.request.put(req);
96     portCounter[1] <= portCounter[1] + 1;
97     if(portCounter[1] == 9) begin
98         portsDone[1] <= True;
99     end
100    end
101
102    endrule
103
104    rule putPortC;
105        if(!portsDone[2]) begin
106            RRRamRequest req;
107            req.write = True;
108            req.responseOnWrite = False;
109            req.address = 12;
110            req.datain = extend(pack(portCounter[2]));
111            bram.portC.request.put(req);
112            portCounter[2] <= portCounter[2] + 1;
113            if(portCounter[2] == 9) begin
114                portsDone[2] <= True;
115            end
116        end
117    endrule
118
119    rule putPortD ((counter & 32'b111) == 0);
120        if(!portsDone[3]) begin
121            RRRamRequest req;
122            req.write = False;
123            req.responseOnWrite = False;
124            req.address = 12;
125            req.datain = extend(pack(portCounter[3]));
126            bram.portD.request.put(req);
127            portCounter[3] <= portCounter[3] + 1;
128            if(portCounter[3] == 9) begin
129                portsDone[3] <= True;
130            end
131        end
132    endrule
133
134    rule readPortD;
135        let v <- bram.portD.response.get();
136        $display("%d", v);
137    endrule
138
139    rule count;
140        counter <= counter + 1;
141    endrule
142
143    function testForTrue(x) = x;
144    rule endSimulation( all(testForTrue, readVReg(portsDone)) );
145        $display("Finished at time %d.", $time);
146        $finish();
147    endrule
```

Übung zur Vorlesung Einführung in Computer Microsystems

```
147  
148      endmodule  
149  
150  endpackage
```