Einführung in Computer Microsystems

3. Teil: Ein System-on-Chip am Beispiel der Xilinx Zynq-Architektur



Andreas Koch FG Eingebettete Systeme und ihre Anwendungen





Material



Vorlesungsfolien basierend auf

The Zynq Book

von *Crockett/Elliot/Enderwitz/Stewart*Strathclyde Academic Media 2014


- Frei verfügbar als Download von http://www.zynqbook.com
- Daraus auch die meisten Abbildungen in diesem Kapitel
- Weitere Abbildungen aus Dokumentation der Hersteller Xilinx und ARM



Rechnersystem auf Leiterplatte

System-on-Board








Rechnersystem auf Chip

System-on-Chip








Modernes System-on-Chip

Texas Instruments OMAP 4






Modernes System-on-Chip

Wesentliche Komponenten









Weiteres Beispiel: Apple A8 SoC

Diverse spezialisierte Recheneinheiten









Rekonfigurierbares System-on-Chip



- System-on-Chip ist nützlich
- Problem
 - Genau welche Komponenten wie integrieren?
 - Unterschiedliche Nutzer haben unterschiedliche Anforderungen
 - Ein eigener Chip je Anforderungsprofil ist in der Regel zu teuer
 - Hohe Kosten der ASIC-Fertigung
 - Häufig nur geringe Stückzahlen
- Idee
 - Rekonfigurierbares System-on-Chip
 - Kombiniert
 - Feste Teile, hoffentlich breitflächig einsetzbar
 - Variable <u>rekonfigurierbare</u> Teile für Erfüllen spezieller Anforderungen
 - Damit größere Anzahlen von breitflächig einsetzbaren Chips herstellbar





XILINX ZYNQ 7000 RSOC




Rekonfigurierbares System-on-Chip



- Reconfigurable System-on-Chip (rSoC)
- Von verschiedenen Herstellern angeboten
 - Xilinx Zynq 7000 und UltraScale+
 - Altera Cyclone / Arria / Stratix
 - Microsemi SmartFusion2


. . . .





System-on-Chip: Basisarchitektur








Basisarchitektur auf rSoC abgebildet








Entwicklung für rSoC




- Umfaßt Schritte der
 - Hardware-Entwicklung
 - Software-Entwicklung
- Häufig problematisch
 - Integration von HW/SW-Komponten
 - Debugging über HW/SW-Grenze hinweg





Zynq 7000 rSoC Architektur






CJ-1

Software-Programmierbare Prozessoren

TECHNISCHE UNIVERSITÄT DARMSTADT

Application Processing Unit





ARM Cortex-A9 Prozessorkern




- Superskalar out-of-order
- Holt zwei Instruktionen je Takt
- Kann je Takt bis zu vier Instruktionen ausführen
 - ALU/MUL
 - ALU
 - FPU/SIMD
 - Load-Store
- Mehr ILP durch (→ TGDI)
 - Umbenennen von Registern (renaming)
 - Dynamisches Vorziehen von unabhängigen Instruktionen (out-of-order execution)



Interner Aufbau

TECHNISCHE UNIVERSITÄT DARMSTADT

8...11 Pipeline Stufen aufgeteilt in 7 Phasen: FDRIEMW





Instruction Fetch






- Instruction Cache (I\$): 16 KB, 32 KB (im Zynq 7000), 64 KB
- Sprungvorhersage
 - Branch Target Address Cache
 - 256 Einträge mit Zieladressen für Taken/Untaken; 2b Vorhersage (strongly/weakly taken/not taken)
 - Global History Buffer: 4096 Einträge, je 2b (strongly/weakly taken/not taken)
 - Return Address Stack: 8 Einträge
- Fast-Loop Mode
 - Schleifen < 64 B können oftmals ohne I\$-Zugriffe ausgeführt werden, spart Energie



Instruktionsdekodierung



 Kann bis zu zwei Instruktionen je Takt dekodieren






Umbenennen von Registern



- Zum Auflösen von Abhängigkeiten
- Übersetzt virtuelle Registernamen in physikalische Register
 - #phys.Reg > #virt.Reg
- Beispiel kommt noch ...






Instruktionen ausgeben



- Akzeptiert zwei dekodierte Instruktionen je Takt
- Kann bis zu vier Instruktionen an Ausführungseinheiten ausgeben (dispatch)
- Dabei umsortieren von Instruktionen
- Beispiel kommt noch ...





21

Renaming und OoO-Ausführung



MIPS-Beispiel aus TGDI

```
lw $t0, 40($s0)
add $t1, $t0, $s1
sub $t0, $s2, $s3
and $t2, $s4, $t0
or $t3, $s5, $s6
sw $s7, 80($t3)
```


■ Im Beispiel-MIPS: 2 Takte Latenz für Load



Renaming und OoO-Ausführung

MIPS-Beispiel aus TGDI






Ausführungseinheiten



- Für unterschiedliche Arten von Instruktionen
 - Beispiel
 - Zwei Additionen je Takt
 - Aber nur eine Multiplikation je Takt
- ALUs haben eine Latenz von 1..3 Takten
 - Länger bei Shift/Rotate
 - ADD r0, r1, r2 (1 Takt)
 - ADD r0, r1, r2 LSL #2 (2 Takte)
 - r0 = r1 + (r2 << 2)
 - ADD r0, r1, r2 LSL r3 (3 Takte)
 - r0 = r1 + (r2 << r3)




- NEON hat Latenz von 1 ... 32 Takten
 - 1 Takt: VABS
 - 32 Takte: VSQRT

SIMD Rechnungen mit NEON

Vergleichbar zu SSE auf x86 CPUs



- Single Instruction Multiple Data
 - Die gleiche Operation wird auf *N* Datenelementen gleichzeitig ausgeführt



- Skalare Datentypen: 8b/16b/32b/64b Integer, 32b Single-Precision Floating Point
- Vektoroperationen sind insgesamt 128b breit, damit *N*=2...16
- Wird aber auch als normale FPU (auf skalaren Daten) genutzt



Speichersystem



Adressübersetzung


- Zwei stufiges Verfahren
 - Micro TLB: 1 Takt Latenz
 - TLB in MMU: Variable Latenz

Prefetching

- Beobachtet Speicherzugriffsverhalten des Prozessors
- Holt schonmal "vorweg" Daten in L1-D\$
- Beobachtet dabei bis zu acht unabhängige Datenströme

Vier aktive Speicheranfragen im D\$

Store-to-Load Forwarding






Cache-Kohärenz



- Problem
 - Prozessorkerne haben eigene L1-Caches
 - Greifen aber auf gemeinsamen Hauptspeicher zu
 - ... und lagern Daten in ihrem lokalen L1-Cache zwischen
 - Auch eventuell veränderte!




- Prozessorkerne müssen sich austauschen darüber, wo aktueller Wert liegt
 - ... noch im Hauptspeicher
 - ... schon in einem Cache (L1 oder L2)
 - ... bereits in aktualisierter Form in einem Cache
- Snoop Control Unit
 - Überwacht die Speicherzugriffe aller Prozessorkerne (und der Programmable Logic ...)
 - Gibt aktuellen Wert weiter
 - Protokoll: Modified/Exclusive/Shared/Invalid (MESI)




Beispiel: Cache-Kohärenz

Hier stark vereinfacht und L2\$ ignoriert







SCU


Hauptspeicher



APU On-Chip Memory (OCM)



256 KB SRAM direkt auf dem Chip




- Nicht sonderlich schnell
 - Liest mit ca. 1.400 MB/s
 - Zum Vergleich: Externes DDR3-SDRAM 1066 liest in der Praxis mit ca. 3.700 MB/s
- OCM hat aber geringere und weniger schwankende Zugriffslatenz
 - In der Regel 32-34 Taktzyklen
 - Zum Vergleich: Externes DDR3-SDRAM hat zwischen 37-200 Zyklen



Programmierbare Logik

Integriertes FPGA (siehe TGDI)








Konfigurierbarer Logikblock









Integrierte Speicher und Multiplizierer

BlockRAMs und DSP48E1-Blöcke








BlockRAMs: Je 36 Kb

- 1x 36 Kb oder 2x 18 Kb
- Breite konfigurierbar
 - 4K x 9b, 8K x 4b, 1K x 36b, 512 x 72b, ...
- Alle parallel zugreifbar!






Prozessor in programmierbarer Logik

Soft Core Processor






- Am Beispie des Xilinx MicroBlaze Soft Cores
 - RISC Prozessor
- Kleine Konfiguration
- Pipeline mit drei Stufen
- Maximale Taktfrequenz 298 MHz
- Rechenleistung 318 DMIPS
 - Gemessen mit Dhrystone-Benchmark



Prozessor in programmierbarer Logik

Soft Core Processor





- Schnelle Konfiguration
- Pipeline mit fünf Stufen
- Maximale Taktfrequenz 329 MHz
- Rechenleistung 440 DMIPS
 - Gemessen mit Dhrystone-Benchmark



Vergleich: Hard Core vs. Soft Cores



Name	Taktfrequenz [MHz]	Rechenleistung [DMIPS]
MicroBlaze (klein)	298	318
MicroBlaze (schnell)	329	440
Hard Cortex-A9	1.000	2.500


- Soft Cores in rekonfigurierbarer Logik
 - ... brauchen deutlich mehr Chip-Fläche als Hard Cores
 - ... laufen wesentlich langsamer
- Einsatz von Soft Cores in der Regel nicht mehr effizient, Trend geht zur Kombination von
 - Hard Core CPUs (für effiziente Realisierung von Standardfunktionen)
 - Rekonfigurierbarer Logik (für flexible Realisierung von Spezialfunktionen)




Partitionierung von Algorithmen



- Teile Ausführung auf zwischen Ausführung
 - ... als Software auf Prozessor (PS)
 - ... als spezialisierte Hardware-Einheiten in programmierbarer Logik (PL)



F1 und F2 in HW, Rest in SW




F1 nun in SW, F4 nun in HW



Beispiel: Schnellere Rechnung in HW







Partielle dynamische Rekonfiguration




Dynamisch

 Tausche Funktionen in der PL zur Laufzeit aus

Partiell

- Rekonfiguriere nur die zu ändernden Teile der PL
- Der Rest läuft unverändert weiter
 - Auch während der Rekonfiguration!
- Erlaubt Änderung von Hardware-Funktionen während des laufenden **Betriebs**
 - Effiziente Ausnutzung der Chip-Fläche







SCHNITTSTELLEN ZWISCHEN PROZESSOR UND FPGA



Schnittstellen zwischen PS und PL




- Prozessor und programmierbare Logik müssen Daten austauschen
 - Eingabeparameter für Hardware-Funktionen
 - Ergebnisse von Hardware-Funktionen
 - In Zynq: Hardware-Funktionen haben keine eigene Schnittstelle zum externen Speicher
 - Greifen über PS auf gemeinsamen Hauptspeicher zu
- Kommunikation benötigt Schnittstellen zwischen PL und PS

- Alle Schnittstellen verwenden Varianten des ARM AMBA AXI4 Protokolls
 - Advanced Microcontroller Bus Architecture Advanced eXtensible Interface
 - Grundidee
 - Getrennte Signale für Lese- und Schreibrichtungen
 - Es müssen nicht immer beide Richtungen vorhanden sein



Konkrete Schnittstellen ...








... für verschiedene Aufgaben








Gemeinsam genutzte Ressourcen



- Interconnects
- L2 Cache
- Speicher Controller
- Zugriffe von
 - Prozessoren
 - PL
 - Master-fähigen Peripheriegeräten teilen sich Übertragungsdurchsatz



[Beispiele hier aus Xilinx UG1145]



1. Beispiel: CPU und HP Ports



- Software (z.B. Betriebssystem) läuft auf CPU
- PL macht Videoverarbeitung von zwei Videodatenströmen (1080p60)
 - Je Strom benötigt: 376 MB/s lesen und schreiben
 - Strom 1: Liest auf HP0, schreibt auf HP1; Strom 2 auf HP3 und HP4
- Abschätzung des benötigten Durchsatzes
 - Bandbreite CPU (hier vernachlässigbar)
 - 4x 376 MB/s = 1.504 MB/s für Videodaten
- Theoretischer (!) maximaler Durchsatz zum DDR3-SDRAM Speicher
 - Beispiel: zedboard
 - 533 MHz
 - Double Data Rate (Transfer bei @posedge und @negedge)
 - 2x 16b breite DDR3-SDRAM Chips, damit 4 B pro Transfer
 - 533 MHz * 2 * 4 B = 4.264 MB/s → sollte ausreichen für Anwendung



1. Beispiel: Messungen



PS Performance Counters				
	CPU0	CPU1		
CPU Utilization(%)	100.00	0.00		
CPU Instructions Per Cycle	0.38	0.00		
L1 Data Cache Miss Rate(%)	8.28	0.00		
L1 Data Cache Access	3466.94M	0.00		
CPU Write Stall Cycles Per Instructi	0.00	0.00		
CPU Read Stall Cycles Per Instructi	0.60	0.00		
PL Performance Counters				
PL Performance Counters	НРО	HP1	HP2	HP3
	HP0 0.00	HP1 233.93M	HP2 0.00	HP3 233.93M
PL Performance Counters Write Transactions Average Write Latency				
Write Transactions	0.00	233.93M	0.00	233.93M
Write Transactions Average Write Latency	0.00 0.00	233.93M 19.02	0.00	233.93M 19.02
Write Transactions Average Write Latency Write Throughput (MB/sec)	0.00 0.00	233.93M 19.02	0.00	233.93M 19.02
Write Transactions Average Write Latency	0.00 0.00 0.00	233.93M 19.02 377.42	0.00 0.00 0.00	233.93M 19.02 377.43



1. Beispiel: Interpretation



PS Performance Counters				
	CPU0	CPU1		
CPU Utilization(%)	100.00	0.00		
CPU Instructions Per Cycle	0.38	0.00		
L1 Data Cache Miss Rate(%)	8.28	0.00		
L1 Data Cache Access	3466.94M	0.00		
CPU Write Stall Cycles Per Instructi	0.00	0.00		
CPU Read Stall Cycles Per Instructi	0.60	0.00 Kaum	n Verzögerunge	en für CPU-Zugri
PL Performance Counters				
PL Performance Counters	НР0	HP1	HP2	HP3
	HP0 0.00	HP1 233.93M	HP2 0.00	HP3 233.93M
PL Performance Counters Write Transactions Average Write Latency				
Write Transactions Average Write Latency	0.00	233.93M	0.00	233.93M
Write Transactions Average Write Latency	0.00 0.00	233.93M 19.02	0.00	233.93M 19.02
Write Transactions Average Write Latency Write Throughput (MB/sec)	0.00 0.00	233.93M 19.02	0.00	233.93M 19.02
Write Transactions	0.00 0.00 0.00	233.93M 19.02 377.42	0.00 0.00 0.00	233.93M 19.02 377.43



2. Beispiel: Mehr Durchsatz



- Gleiches Szenario: CPU und vier HP Ports
- Nun aber höhere deutlich mehr Datentransfers aus der PL
 - Angenommen: Alle vier Ports lesen und schreiben gleichzeitig
 - Mit 512 MB/s je Port je Richtung
 - Ingesamt benötigt 4.096 MB/s
- Theoretisches (!) Maximum des Speicherdurchsatzes: 4.264 MB/s
 - ... wird eng!



2. Beispiel: Interpretation



PS Performance Counters				
	CPU0	CPU1		
CPU Utilization(%)	100.00	0.00		
CPU Instructions Per Cycle	0.25	0.00		
L1 Data Cache Miss Rate(%)	8.30	0.00		
L1 Data Cache Access	3459.83M	0.00		
CPU Write Stall Cycles Per Instructi	0.00	0.00		
CPU Read Stall Cycles Per Instructi	2.44	0.00		
er o neda stan cycles i er mstraeti				
er o read stair cycles i er instructi				
PL Performance Counters				
·	HP0	HP1	HP2	HP3
PL Performance Counters	HP0 262.61M	HP1 262.61M	HP2 262.51M	HP3 262.51M
·				
PL Performance Counters Write Transactions	262.61M	262.61M	262.51M	262.51M
PL Performance Counters Write Transactions Average Write Latency	262.61M 19.02	262.61M 19.02	262.51M 19.02	262.51M 19.02
PL Performance Counters Write Transactions Average Write Latency	262.61M 19.02	262.61M 19.02	262.51M 19.02	262.51M 19.02
PL Performance Counters Write Transactions Average Write Latency Write Throughput (MB/sec)	262.61M 19.02 424.22	262.61M 19.02 424.22	262.51M 19.02 424.06	262.51M 19.02 424.06



2. Beispiel: Messungen



	CPU0	CPU1		
CPU Utilization(%)	100.00	0.00		
CPU Instructions Per Cycle	0.25	0.00		
L1 Data Cache Miss Rate(%)	8.30	0.00		
L1 Data Cache Access	3459.83M	0.00		
CPU Write Stall Cycles Per Instructi	0.00	0.00		
CPU Read Stall Cycles Per Instructi	2.44	0.00 CPU n	un verlangsan	nt (war 0.60)
PL Performance Counters				
PL Performance Counters	HP0	HP1	HP2	HP3
	HP0 262.61M			
Write Transactions		HP1	HP2	HP3
PL Performance Counters Write Transactions Average Write Latency Write Throughput (MB/sec)	262.61M	HP1 262.61M	HP2 262.51M	HP3 262.51M
Write Transactions Average Write Latency	262.61M 19.02	HP1 262.61M 19.02	HP2 262.51M 19.02	HP3 262.51M 19.02
Write Transactions Average Write Latency Write Throughput (MB/sec)	262.61M 19.02	HP1 262.61M 19.02	HP2 262.51M 19.02	HP3 262.51M 19.02 424.06
Write Transactions Average Write Latency	262.61M 19.02 424.22	HP1 262.61M 19.02 424.22	HP2 262.51M 19.02 424.06	HP3 262.51M 19.02 424.06


Keiner der Ports erreicht benötigten Durchsatz (gesamt 3179.76 MB/s, 74.5% DDR3 SDRAM)



Einfluß von PL auf Software-Ausführung



BEEBS Benchmark Run-Times with Varying HP Port Traffic



Deutliche Verlangsamung von Software auf CPU bei vielen Datentransfers von PL



Diskussion HP vs ACP




- HP und ACP greifen beide auf Speicher zu
- ACP greift aber via SCU auf L2 Cache zu
- ACP
 - Erlaubt cache-kohärente Ausführung zusammen mit CPU (shared memory model)
 - Liefert Daten schnell, solange sie im Cache liegen
 - Teilt sich aber L2 Cache mit CPU
 - Nach erfolglosem Zugriff auf Cache (miss) Zugriff auf externen DDR3-SDRAM
 - Cache-Verarbeitung braucht aber zusätzliche Latenz
- HP
 - Ist cache-inkohärent zu CPU
 - Greift immer auf DDR3-SDRAM zu (PL-interne Caches wären aber möglich)
 - Belastet nicht CPU L2 Cache (z.B. keine Verdrängung von Cache-Lines)



Vergleich HP vs ACP

Beispiel: Bildverarbeitung von Eingabe- nach Ausgabebild





- L2\$ im Zynq: 512 KB
- Bei Bildgröße von 256 KB reicht L2\$ nicht mehr aus, ACP Durchsatz bricht ein



Protokollfamilie ARM AMBA AXI4

Varianten




- AXI4: Mächtigste Implementierung, benötigt am meisten Chip-Fläche
 - Unterstützt memory-mapped I/O (Adressen und Daten)
 - Erlaubt effiziente Übertragung von ganzen Datengruppen (burst transfer)
- AXI4-Lite: Einfacher, braucht aber weniger Chip-Fläche
 - Unterstützt memory-mapped I/O (Adressen und Daten)
 - Aber nur noch Übertragung von Einzeldaten, keine Burst-Transfers mehr
- AXI4-Stream: Spezialisierte Realisierung
 - Überträgt nur reine Datenströme (keine Adressen mehr, damit ungeeignet für memorymapped I/O)
 - Unbegrenzt lange Bursts
 - Unidirektionale Datenübertragung von Master zu Slave
 - Bidirektionale Übertragung benötigt zwei separate AXI4-Streams



AXI4 Grundkonzepte




- Getrennte Übertragungskanäle für Adressen/Kommandos und Daten
 - AXI4-Stream: Verwendet einen einzelnen Kanal für Daten
- Master löst Übertragung aus, Slave reagiert auf Übertragung
 - Liefert Daten an Master bei Lesezugriff
 - Nimmt Daten vom Master entgegen bei Schreibzugriff
 - Liefert Status an Master (über Lesekanal oder extra Rückkanal für Antworten beim Schreiben)
- Mehrere AXI Kommunikationspartner kommunizieren über ein Verbindungsnetz
 - Interconnect
 - Abstrahiert, nicht zwangsläufig ein Bus





Master schreibt Daten zum Slave






- Burst-Übertragung: Master setzt nur Start-Adresse
 - Slave muss Folgeadressen selber bestimmen (z.B. Hochzählen)
 - Maximale Burstlänge sind 256 Datensätze (genannt beats, im Beispiel hier 3)



Master liest Daten vom Slave






- Wieder Burst-Übertragung von 3 Beats
 - Ein einzelner Beat kann 1 bis 128 Bytes umfassen




Grundlagen der Signalisierung



- Handshake zwischen Quelle und Ziel von Daten, jeweils ausgewertet @posedge
 - Quelle setzt VALID, wenn gültige Daten anliegen
 - Ziel setzt READY, wenn Daten übernommen werden können
- Idee
 - Wenn VALID und READY gleichzeitig aktiv sind, wurden Daten übernommen





VALID nach READY gesetzt



Handshake Signale




Transaction channel	Handshake pair
Write address channel	AWVALID, AWREADY
Write data channel	WVALID, WREADY
Write response channel	BVALID, BREADY
Read address channel	ARVALID, ARREADY
Read data channel	RVALID, RREADY



Beispiel: Master schreibt zum Slave

Vereinfacht, nicht alle Signale gezeigt








Beispiel: Master liest vom Slave

Vereinfacht, nicht alle Signale gezeigt






- Hier: Ausnutzen von Pipelining
 - Übertrage ARLEN+1=3 Datenworte an Adresse A,A+1,A+2
 - Übertrage nächste ARLEN+1=2 Datenworte an Adresse B, B+1
 - Slave beendet dann ersten Burst durch Setzen von RLAST und startet n\u00e4chsten Burst



Übersicht über wesentliche AXI4 Signale





Write Address Channel

- AWID[m:0]
- AWVALID
- AWREADY
- AWADDR[31:0]
- AWLEN[7:0]
- AWSIZE[2:0]
- AWPROT[2:0]
- AWBURST[1:0]
- AWLOCK
- AWCACHE[3:0]
- AWREGION[3:0]
- AWQOS[3:0]

Write Data Channel

- WVALID
- WREADY
- WDATA[n-1:0]
- WSTRB[n/8-1:0]
- WLAST

Write Response Channel

- BID[m:0]
- BVALID
- BREADY
- BRESP[1:0]

Read Address Channel

- ARID[m:0]
- ARVALID
- ARREADY
- ARADDR[31:0]
- ARLEN[7:0]
- ARSIZE[2:0]
- ARBURST[1:0]
- ARPROT[2:0]
- ARLOCK
- ARCACHE[3:0]
- ARREGION[3:0]
- ARQOS[3:0]

Read Data Channel

- RID[m:0]
- RVALID
- RREADY
- RDATA[n-1:0]
- RRESP[1:0]
- RLAST

ACLK ARESETn


Fettdruck: AXI4-Lite



Beispielsystem

Prozessor soll auf BlockRAM zugreifen und LED steuern





- 1) PS ist Master, verwendet General Purpose-Schnittstelle Interconnect ist Slave
- 2) Interconnect agiert als Master gegenüber BRAM Schnittstelle
- 3) Interconnect agiert als Master gegenüber LED-Pin
 - GPIO: General Purpose I/O, allgemeinverwendbare Ein-/Ausgabepins





EXKURS:HIGH-LEVEL SYNTHESE



Steigerung der Entwurfsproduktivität




- rSoC ist extrem flexibel
- Aber Hardware-Entwurf immer noch deutlich aufwendiger als Software-Programmierung
 - mit Bluespec schon produktiver als mit Verilog
 - ... aber immer noch viel aufwendiger als in C oder Java
- Idee
 - Baue Übersetzer von Software-Hochsprache zu Hardware
 - Hochsprachensynthese
 - High-Level Synthesis (HLS)



Abstraktionsebenen im HW-Entwurf








Übersetzungsschritte








Automatische Entwurfsraumexploration






- HLS-Werkzeug probiert verschiedene Implementierungsalternativen aus
- Bietet eine an, die die Design Constraints (z.B. Fläche, Durchsatz) erfüllt



Teilaufgaben des HLS-Vorgehens








Teilaufgabe der Algorithmensynthese



- Ablaufplanung (scheduling)
 - Zuordnung von Operationen an Zeitschritte
- Bindung (binding)
 - Zuordnung von ablaufgeplanten Operationen an echte Hardware-Ressourcen





Beispiel



- Bestimme Durchschnitt d aus 10 Zahlen n1 ... n10 als
 - d = (n1 + n2 + n3 + n4 + n5 + n6 + n7 + n8 + n9 + n10) * 0.1
- Einige Implementierungsvarianten
 - Verwende so wenig Ressourcen wie möglich und benutze diese wieder
 - Resource Sharing
 - Verwende mehr Hardware-Ressourcen und kaskadiere mehrere Operationen in einem Takt
 - Operator Chaining (hier kombiniert mit Resource Sharing)
 - Bedingung: Summe der Propagation Delays der Resourcen ist kleiner als Taktperiode
 - Verwende spezialisierte Hardware-Ressourcen (in der Regel schneller als allgemeine)
 - Aber davon deutlich weniger auf Chip vorhanden als allgemeine Logikblöcke



Vergleich der drei Ansätze



