

Rechnerorganisation – Kapitel 7



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Prof. Sarah Harris
Fachgebiet Eingebettete Systeme und ihre Anwendungen (ESA)
Fachbereich Informatik

SS 16



Kapitel 7: Themen



TECHNISCHE
UNIVERSITÄT
DARMSTADT


- Einführung in die Mikroarchitektur
- Analyse der Rechenleistung
- Ein-Takt-Prozessor
- Mehrtakt-Prozessor
- Pipeline-Prozessor
- Ausnahmebehandlung
- Weiterführende Themen

Einleitung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- Mikroarchitektur
Hardware-Implementierung
einer Architektur
- Prozessor:
Datenpfad: funktionale Blöcke
Steuerwerk: Steuersignale



Mehrere Implementierungen für eine Architektur

- **Ein-Takt**

Jede Instruktion wird in einem Takt ausgeführt

- **Mehrtakt**

Jede Instruktion wird in Teilschritte zerlegt

- **Pipelined**

Jede Instruktion wird in Teilschritte zerlegt

Mehrere Instruktionen werden gleichzeitig ausgeführt

Rechenleistung eines Prozessors

Ausführungszeit eines Programms

Ausführungszeit = (#Instruktionen)(Takte/Instruktion)(Sekunden/Takt)

Definitionen:

- Takte/Instruktion = CPI (*cycles per instruction*)
- Sekunden/Takt = Taktperiode
- $1/\text{CPI} = \text{Instruktionen/Takt} = \text{IPC}$ (*instructions per cycle*)

Herausforderung: Einhalten **zusätzlicher** Anforderungen

- Kosten
- Energiebedarf
- Rechenleistung

Unser erster MIPS Prozessor



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Zunächst **Untermenge** des MIPS Befehlssatzes:

- R-Typ Befehle: `and`, `or`, `add`, `sub`, `slt`
- Speicherbefehle: `lw`, `sw`
- Bedingte Verzweigungen: `beq`

Später hinzunehmen: `addi` und `j`

Architekturzustand



TECHNISCHE
UNIVERSITÄT
DARMSTADT


Auf Ebene der **Architektur** sichtbare Daten

- Für den Programmierer **zugänglich**

Bestimmen **vollständigen** Zustand der Architektur

- PC
- 32 Register
- Speicher

Elemente des MIPS Architekturzustands




Ein-Takt MIPS Prozessor



TECHNISCHE
UNIVERSITÄT
DARMSTADT


- Datenpfad
- Steuerwerk

Datenpfad: lw




```
lw $t0, 16($s0)
```

```
lw rt, imm(rs)
```




Ein-Takt Datenpfad : sw




`sw $s2, 16($t7)`

`sw rt, imm(rs)`



Ein-Takt Datenpfad: R-Typ




add \$s1,\$t2,\$t3

add rd,rs,rt

op	rs	rt	rd	shamt	funct
31:26	25:21	20:16	15:11	10:6	5:0

Ein-Takt Datenpfad: beq




beq \$s3, \$s4, Loop
 beq rs, rt, imm

op	rs	rt	imm
31:26	25:21	20:16	15:0


Ein-Takt Datenpfad: beq

- Prüfe ob Werte in rs und rt gleich sind
- Bestimme Adresse von Sprungziel (*branch target adress, BTA*):


$$BTA = (\text{vorzeichenerweiterter Direktwert} \ll 2) + (PC+4)$$




Vollständiger Ein-Takt-Prozessor



Steuerwerk




Zur Erinnerung: ALU




$F_{2:0}$	Funktion
000	A & B
001	A B
010	A + B
011	unbenutzt
100	A & ~B
101	A ~B
110	A - B
111	SLT

Zur Erinnerung: ALU



F _{2:0}	Funktion
000	A & B
001	A B
010	A + B
011	unbenutzt
100	A & ~B
101	A ~B
110	A - B
111	SLT

Steuerwerk: ALU Decoder



ALUOp _{1:0}	Bedeutung
00	Addiere
01	Subtrahiere
10	Werte Funct-Feld aus
11	unbenutzt

Steuerwerk: ALU-Decoder




ALUOp _{1:0}	Bedeutung
00	Addiere
01	Subtrahiere
10	Werte Funct-Feld aus
11	unbenutzt

ALUOp _{1:0}	Funct	ALUControl _{2:0}
00	X	010 (Add)
X1	X	110 (Subtract)
1X	100000 (add)	010 (Add)
1X	100010 (sub)	110 (Subtract)
1X	100100 (and)	000 (And)
1X	100101 (or)	001 (Or)
1X	101010 (slt)	111 (SLT)

Steuerwerk: Hauptdecoder


Instruktion	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{1:0}
R-Typ	000000							
lw	100011							
sw	101011							
beq	000100							




Beispiel im Ein-Takt Datenpfad:



OR




Erweitere Funktionalität: addi





Erweitere Steuerwerk: addi

Instruktion	Op _{5,0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{1,0}
R-Typ	000000	1	1	0	0	0	0	10
lw	100011	1	0	1	0	0	1	00
sw	101011	0	X	1	0	1	X	00
beq	000100	0	X	0	1	0	X	01
addi	001000							




Erweitere Funktionalität: j

j Loop




Erweitere Funktionalität: j



Steuerwerk: Hauptdecoder

Instruktion	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{1:0}	Jump
R-Typ	000000	1	1	0	0	0	0	10	0
lw	100011	1	0	1	0	0	1	00	0
sw	101011	0	X	1	0	1	X	00	0
beq	000100	0	X	0	1	0	X	01	0
j	000010								



Wiederholung: Rechenleistung des Prozessors



TECHNISCHE
UNIVERSITÄT
DARMSTADT


Programmausführungszeit

= (# Instruktionen) (Takte/Instruktion) (Sekunden/Takt)

= # Instruktionen * CPI * T_C

Rechenleistung des Ein-Takt-Prozessors

- T_C wird durch längsten Pfad bestimmt ($1w$)



Rechenleistung des Ein-Takt-Prozessors



TECHNISCHE
UNIVERSITÄT
DARMSTADT

▪ Kritischer Pfad:

$$T_c = t_{pcq_PC} + t_{mem} + \max(t_{RFread}, t_{sext} + t_{mux}) + t_{ALU} + t_{mem} + t_{mux} + t_{RFsetup}$$

In **vielen** Implementierungen: Kritischer Pfad durch

- Speicher, ALU, Registerfeld

Damit:

- $T_c = t_{pcq_PC} + 2t_{mem} + t_{RFread} + t_{mux} + t_{ALU} + t_{RFsetup}$

Ein-Takt Prozessor

Rechenleistung: Beispiel



Element	Parameter	Verzögerung (ps)
Register Clock-to-Q	t_{pcq_PC}	30
Register setup	t_{setup}	20
Multiplexer	t_{mux}	25
ALU	t_{ALU}	200
Speicher lesen	t_{mem}	250
Registerfeld lesen	t_{RFread}	150
Registerfeld setup	$t_{RFsetup}$	20

$T_c =$

Ein-Takt Prozessor

Rechenleistung: Beispiel

- Auszuführen: Programm mit 100 Milliarden Instruktionen auf Ein-Takt MIPS Prozessor

Ausführungszeit = ?

Mehrtakt-MIPS-Prozessor



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Ein-Takt-Mikroarchitektur:

- + einfach
- Taktfrequenz wird durch langsamste Instruktion bestimmt ($1w$)
- Drei Addierer / ALUs und zwei Speicher

Mehrtaktmikroarchitektur:


- + höhere Taktfrequenz
- + einfachere Instruktionen laufen schneller
- + bessere Wiederverwendung von Hardware in verschiedenen Takten
- aufwendigere Ablaufsteuerung

Gleiche Grundkomponenten

- Datenpfad
- Steuerwerk

Zustandselemente im Mehrtaktprozessor


- Ersetze getrennte Instruktions- und Datenspeicher
 - Harvard-Architektur
- Durch einen gemeinsamen Speicher
 - Von Neumann-Architektur
 - Heute weiter verbreitet



Mehrtaktdatenpfad: Instruktionen holen (*fetch*)


Beispiel: Ausführung von lw

Schritt 1: Hole Instruktion




Mehrtaktdatenpfad: Lese Register für 1w

Schritt 2a: Lese Quelloperand aus Registerfeld




Mehrtaktdatenpfad: Werte 1w Direktwert aus

Schritt 2b: Vorzeichenerweiterung des 16b Direktwert auf 32b Signal `SignImm`



Mehrtaktdatenpfad: Bestimme effektive Adresse für $1w$


Schritt 3: Berechne die effektive Speicheradresse



Mehrtaktdatenpfad: Lesezugriff von lw




Schritt 4: Lese Daten aus Speicher



Mehrtaktdatenpfad: Schreibe Register in 1w

Schritt 5: Schreibe die Daten ins passende Register




Mehrtaktdatenpfad: Erhöhe PC




TECHNISCHE
UNIVERSITÄT
DARMSTADT

Schritt 6: Bestimme Adresse des nächsten Befehls




Mehrtaktdatenpfad: Nun Ausführung von `sw`

- Schreibe Daten aus `rt` in Speicher




Mehrtaktdatenpfad: Instruktion vom R-Typ

- Lese Werte aus rs und rt
- Schreibe $ALUResult$ ins Registerfeld
- Schreibe Wert nach rd (statt nach rt)




Mehrtaktdatenpfad: beq


- Prüfe, ob Werte in r_s und r_t gleich sind
- Bestimme Adresse des Sprungziels (*branch target address*):
$$\text{BTA} = (\text{vorzeichenerweiterter Direktwert} \ll 2) + (\text{PC}+4)$$





Vollständiger Mehrtaktprozessor




Steuerwerk



Hauptsteuerwerk: Holen eines Befehls




Hauptsteuerwerk: Dekodieren eines Befehls



Hauptsteuerwerk: Adressberechnung


S0: Fetch

S1: Decode




Op = LW
or
Op = SW


S2: MemAdr




Hauptsteuerwerk: FSM für lw




Hauptsteuerwerk: FSM für sw




Hauptsteuerwerk: FSM für R-Typ




Hauptsteuerwerk: FSM für beq




Vollständiges Hauptsteuerwerk für Mehrtakt-CPU




Erweiterung des Hauptsteuerwerks: addi



Erweiterung des Datenpfads für j



Erweiterung des Hauptsteuerwerks um j



Rechenleistung des Mehrtaktprozessors



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Instruktionen benötigen unterschiedliche viele Takte:

- 3 Takte : `beq, j`
- 4 Takte : `R-Typ, sw, addi`
- 5 Takte : `lw`

CPI wird bestimmt als gewichteter Durchschnitt

SPECint 2000 Benchmark:


- 25% Laden
- 10% Speichern
- 11% Verzweigungen
- 2% Sprünge
- 52% R-Typ

Durchschnittliche CPI =

Rechenleistung des Mehrtaktprozessors

Kritischer Pfad :

$$T_c = t_{pcq} + t_{mux} + \max(t_{ALU} + t_{mux}, t_{mem}) + t_{setup}$$



Beispiel: Rechenleistung Mehrtaktprozessor

Element	Parameter	Verzögerung (ps)
Register Clock-to-Q	t_{pcq}	30
Register Setup	t_{setup}	20
Multiplexer	t_{mux}	25
ALU	t_{ALU}	200
Speicher Lesen	t_{mem}	250
Registerfeld Lesen	t_{RFread}	150
Registerfeld Setup	$t_{RFsetup}$	20

$$T_c =$$

Beispiel: Rechenleistung Mehrtaktprozessor




TECHNISCHE
UNIVERSITÄT
DARMSTADT

Führe Programm mit 100 Milliarden Instruktionen auf
Mehrtaktprozessor aus

- $CPI = 4,12$
- $T_c = 325 \text{ ps}$

Ausführungszeit = ?

Rückblick: Ein-Takt MIPS Prozessor



MIPS Prozessor mit Pipelining




TECHNISCHE
UNIVERSITÄT
DARMSTADT


- Zeitliche Parallelität
- Teile Ablauf im Ein-Takt-Prozessor in fünf Stufen:
 - Hole Instruktion (*Fetch*)
 - Dekodiere Bedeutung von Instruktion (*Decode*)
 - Führe Instruktion aus (*Execute*)
 - Greife auf Speicher zu (*Memory*)
 - Schreibe Ergebnisse zurück (*Writeback*)
- Füge Pipeline-Register zwischen den Stufen ein

Rechenleistung: Ein-Takt und Pipelined


Ein-Takt





Pipelined



Abstraktere Darstellung des Pipelinings




Ein-Takt- und Pipelined-Datenpfad



Aber,
gibt es
Fehler
hier?

Steuersignale für Pipelined-Datenpfad



Identisch zu Ein-Takt-Steuerwerk, aber Signale verzögert über Pipeline-Stufen

Abhängigkeiten zwischen Pipeline- Stufen (*hazards*)




Treten auf wenn eine

- Instruktion vom Ergebnis einer vorhergehenden abhängt
- ... diese aber noch kein Ergebnis geliefert hat

Arten von Hazards

- **Data Hazard:** z.B. Neuer Wert von Register noch nicht in Registerfeld eingetragen
- **Control Hazard:** Unklar welche Instruktion als nächstes ausgeführt werden muss
 - Tritt bei Verzweigungen auf

Data Hazard



Hier: **Read-after-Write Hazard (RAW)**
- \$s0 „muss vor Lesen geschrieben werden“


Umgang mit Data Hazards

Möglichkeiten:


1. Plane **Wartezeiten** von Anfang an ein
 - Füge `nops` zur Compile-Zeit ein
 - *scheduling*
2. **Stelle** Maschinencode zur Compile-Zeit **um**
 - *scheduling / reordering*
3. Leite Daten zur Laufzeit schneller über **Abkürzungen** weiter
 - *bypassing / forwarding*
4. **Halte** Prozessor zur Laufzeit **an** bis Daten da sind
 - *stalling*

Beseitigung von Data Hazards zur Compile-Zeit


- Füge ausreichend viele `nops` ein bis Ergebnis bereitsteht
- Oder schiebe unabhängige Instruktionen nach vorne (statt `nops`)



Data Forwarding: “Abkürzungen” einbauen



Data Forwarding: “Abkürzungen” einbauen




Data Forwarding: “Abkürzungen” einbauen

“Abkürzung” zur Execute-Stufe von


- Memory-Stufe oder
- Writeback-Stufe

Forwarding-Logik für Signal *ForwardAE* (Weiterleiten von Operand A):


Anhalten des Prozessors (*stalling*)



Anhalten des Prozessors (*stalling*)



Erweiterung der Hazard-Einheit für Stalling



Behandlung von Stalling in Hazard-Einheit



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Stalling-Logik:


lwstall =

Control Hazards


beq:

- **Entscheidung** zu Springen wird erst in vierter Stufe der Pipeline (M) getroffen
- Neue Instruktionen werden aber bereits **geholt**
 - Im einfachsten Fall: Von PC+4, +8, +12, ...
- Falls zu springen ist, müssen diese Instruktionen aus der Pipeline **entfernt** werden
 - ... das Programm wäre ja **woanders** (am Sprungziel) weitergegangen
 - **“Spülen”** (*flush*)
- Kosten eines solchen **falsch vorhergesagten** Sprunges:
 - Anzahl von zu entfernenden Instruktion falls Sprung genommen
 - Könnte reduziert werden, wenn Sprung in **früherer** Pipeline-Stufe entschieden würde


Control Hazards: Ursprüngliche Pipeline




Beispiel: Control Hazards



Auflösen von Control Hazards durch frühere Sprungentscheidung




Control Hazards: Ansatz "Frühere Sprungentscheidung"



Berücksichtige neue Data Hazards



TECHNISCHE
UNIVERSITÄT
DARMSTADT



Frühe Sprungentscheidung: Benötigte Logik für Forwarding und Stalling



- Forwarding-Logik:

$ForwardAD = (rsD \neq 0) \text{ AND } (rsD == WriteRegM) \text{ AND } RegWriteM$

$ForwardBD = (rtD \neq 0) \text{ AND } (rtD == WriteRegM) \text{ AND } RegWriteM$

- Stalling-Logik:

$branchstall =$

$BranchD \text{ AND}$

$(RegWriteE \text{ AND } (WriteRegE == rsD \text{ OR } WriteRegE == rtD))$

OR

$MemtoRegM \text{ AND } (WriteRegM == rsD \text{ OR } WriteRegM == rtD))$

$StallF = StallD = FlushE = lwstall \text{ OR } branchstall$

Orthogonaler Ansatz: Sprungvorhersage

Versuche **vorherzusagen**, ob ein Sprung genommen wird

- Dann können Instruktionen von der **richtigen** Stelle geholt werden
- **Rückwärtssprünge** werden üblicherweise genommen (Schleifen!)
- Genauer: Für jeden Sprung **Historie** führen, ob er die letzten Male genommen wurde
 - ... dann wird jetzt vermutlich auch wieder genommen

Eine gute Vorhersage **reduziert** die Zahl der Sprünge, die ein Flush der Pipeline erforderlich machen

Beispiel: Rechenleistung des Pipelined-Prozessors



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- Idealerweise wäre $CPI = 1$
- Manchmal treten aber **Stalls** auf (wegen Lade- und Verzweigungsbefehlen)
- SPECint 2000 benchmark:
 - 25% loads
 - 10% stores
 - 11% branches
 - 2% jumps
 - 52% R-type
- Annahmen:
 - 40% der geladenen Daten werden gleich in der **nächsten** Instruktion gebraucht
 - 25% aller Verzweigungen werden **falsch** vorhergesagt
 - Alle Sprünge erzeugen eine zu entfernende (*flush*) Instruktion
- **Wie hoch ist der durchschnittliche CPI-Wert?**

Beispiel: Rechenleistung des Pipelined-Prozessors



Kritischer Pfad des Pipelined-Prozessors:

$$T_c = \max \left\{ \begin{array}{l} t_{pcq} + t_{mem} + t_{setup}, \\ 2 (t_{RFread} + t_{mux} + t_{eq} + t_{AND} + t_{mux} + t_{setup}), \\ t_{pcq} + t_{mux} + t_{mux} + t_{mux} + t_{ALU} + t_{setup}, \\ t_{pcq} + t_{memwrite} + t_{setup}, \\ 2 (t_{pcq} + t_{mux} + t_{RFwrite}) \end{array} \right\}$$

Fetch
Decode
Execute
Memory
Writeback

Beispiel: Rechenleistung des Pipelined-Prozessors

Element	Parameter	Verzögerung (ps)
Register Clock-to-Q	t_{pcq_PC}	30
Register Setup	t_{setup}	20
Multiplexer	t_{mux}	25
ALU	t_{ALU}	200
Speicher Lesen	t_{mem}	250
Registerfeld Lesen	t_{RFread}	150
Registerfeld Setup	$t_{RFsetup}$	20
Vergleich auf Gleichheit	t_{eq}	40
AND Gatter	t_{AND}	15
Speicher Schreiben	$T_{memwrite}$	220
Registerfeld Schreiben	$t_{RFwrite}$	100

$$\begin{aligned} T_C &= 2 (t_{RFread} + t_{mux} + t_{eq} + t_{AND} + t_{mux} + t_{setup}) \\ &= 2 [150 + 25 + 40 + 15 + 25 + 20] \text{ ps} = \mathbf{550 \text{ ps}} \end{aligned}$$

Beispiel: Rechenleistung des Pipelined-Prozessors



Führe Programm mit 100 Milliarden Instruktionen auf Pipelined-MIPS-Prozessor aus

- $CPI = 1,15$
- $T_c = 550 \text{ ps}$

$$\begin{aligned} \text{Ausführungszeit} &= (\# \text{ Instruktionen}) \times CPI \times T_c \\ &= (100 \times 10^9) (1,15) (550 \times 10^{-12}) \\ &= \mathbf{63 \text{ Sekunden}} \end{aligned}$$

Prozessor	Ausführungszeit (Sekunden)	Beschleunigungsfaktor (im Vergleich zu Ein-Takt-CPU)
Ein-Takt	95	1,00
Mehrtakt	133	0,71
Pipelined	63	1,51

Wiederholung: Ausnahmebehandlung (*exceptions*)



Außerplanmäßiger Aufruf der Ausnahmebehandlungsroutine

- Verursacht durch:
 - Hardware, auch genannt *Interrupt*, z.B. Tastatur, Netzwerk, ...
 - Software, auch genannt *Traps*, z.B. unbekannte Instruktion, Überlauf, Teilen-durch-Null, ...

Beim Auftreten einer Ausnahme:


- Abspeichern der Ursache für Ausnahme im `Cause Register`
- Sprung zu Ausnahmebehandlungsroutine bei `0x80000180`
- Rückkehr zum Programm (über `EPC Register`)

Beispiel für Ausnahme

sequential circuits.¶

Can we design a spiff

Figure 2.11 shows a box indicates that in this case, the function is



Visio.exe - Application Error



The exception unknown software exception (0xc06d007e) occurred in the application at location 0x7c81eb33.

OK

words, we say the output Y is a function of the two inputs A and B where the function performed is $A \text{ OR } B$.¶

The *implementation* of the combinational circuit is independent of its functionality. Figure 2.1 and Figure 2.2 show two possible implementa-

Register für Ausnahmebehandlung

Nicht Teil des regulären MIPS Registersfelds

- **Cause**

- Speichert die Ursache der Ausnahme
- Koprozessor 0, Register 13

- **EPC** (Exception PC)

- Speichert den PC-Stand, an dem die Aufnahme auftrat
- Koprozessor 0, Register 14

Register für Ausnahmebehandlung

Wie man Cause und EPC im Prozessor liest:

- Befehl: “Move from Coprocessor 0”
 - `mfc0 $t0, Cause`
 - Überträgt aktuellen Wert von Cause nach `$t0`

mfc0


010000	00000	<code>\$t0 (8)</code>	<code>Cause (13)</code>	000000000000
31:26	25:21	20:16	15:11	10:0

Auswahl von Ausnahmeursachen


Ausnahme	Cause (Ursache)
Hardware Interrupt	0x00000000
System Call	0x00000020
Breakpoint / Division durch 0	0x00000024
Unbekannte Instruktion	0x00000028
Arithmetischer Überlauf	0x00000030

**Ziel: Erweitere den Mehrtaktprozessor um
Behandlung der letzten beiden Ausnahmen**

Hardware für Ausnahmebehandlung: EPC und Cause



Hardware für Ausnahmebehandlung: mfc0



Steuerwerk-FSM erweitert um Ausnahmen

