

Rechnerorganisation – Kapitel 7



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Prof. Sarah Harris
Fachgebiet Eingebettete Systeme und ihre Anwendungen (ESA)
Fachbereich Informatik

SS 16



Kapitel 7: Themen




- Einführung in die Mikroarchitektur
- Analyse der Rechenleistung ←
- Ein-Takt-Prozessor
- Mehrtakt-Prozessor
- Pipeline-Prozessor
- Ausnahmebehandlung
- Weiterführende Themen

Einleitung

- Mikroarchitektur
Hardware-Implementierung
einer Architektur

- Prozessor:

- ① Datenpfad: funktionale Blöcke
- ② Steuerwerk: Steuersignale



Mehrere Implementierungen für eine Architektur

▪ Ein-Takt

Jede Instruktion wird in einem Takt ausgeführt


▪ Mehrtakt

Jede Instruktion wird in Teilschritte zerlegt

▪ Pipelined

Jede Instruktion wird in Teilschritte zerlegt

Mehrere Instruktionen werden gleichzeitig ausgeführt



Rechenleistung eines Prozessors

Ausführungszeit eines Programms

$$\text{Ausführungszeit} = (\# \text{Instruktionen}) (\text{Takte/Instruktion}) (\text{Sekunden/Takt})$$

Definitionen:

- Takte/Instruktion = CPI (*cycles per instruction*)
- Sekunden/Takt = Taktperiode T_c
- $1/\text{CPI} = \text{Instruktionen/Takt} = \text{IPC}$ (*instructions per cycle*) $\rightarrow 2 \frac{\text{Instr}}{\text{Cycle}}$

Herausforderung: Einhalten **zusätzlicher** Anforderungen

- Kosten
- Energiebedarf
- Rechenleistung

Unser erster MIPS Prozessor



Zunächst **Untermenge** des MIPS Befehlssatzes:

- R-Typ Befehle: and, or, add, sub, slt
- Speicherbefehle: lw, sw ←
- Bedingte Verzweigungen: beq ←


Später hinzunehmen: addi und j

Architekturzustand ←


Auf Ebene der Architektur sichtbare Daten

- Für den Programmierer zugänglich

Bestimmen vollständigen Zustand der Architektur



CLK ↕



CLK ↕

add \$s1, \$s2, \$t0


Schreiben Lesen




Enable =
Freigabe-
signal

WE

Elemente des MIPS Architekturzustands



Zur Erinnerung: ALU



F _{2:0}	Funktion
000	A & B
001	A B
010	A + B
011	unbenutzt
100	A & ~B
101	A ~B
110	A - B
111	SLT


Ein-Takt MIPS Prozessor



TECHNISCHE
UNIVERSITÄT
DARMSTADT


- Datenpfad ←
- Steuerwerk

Datenpfad: lw




lw \$t0, 40(\$s0)

lw rt, imm(rs)




Datenpfad: lw



Ein-Takt Datenpfad: Holen eines $1w$ Befehls


Ein *load word* Befehl ($1w$) soll ausgeführt werden

Schritt 1: Hole Instruktion




Ein-Takt Datenpfad: Lesen des Registers für lw

Schritt 2: Lese Quelloperand aus Registerfeld




Ein-Takt Datenpfad: Behandle 1w Direktwert

Schritt 3: Vorzeichenerweiteren den 16b Direktwert auf 32b
Signal `SignImm`




Ein-Takt Datenpfad: Berechne 1w Zieladresse

Schritt 4: Berechne die effektive Speicheradresse



Ein-Takt Datenpfad: Lese Speicher mit 1w

Schritt 5: Lese Daten aus Speicher und schreibe sie ins passende Register




Ein-Takt Datenpfad : Erhöhe PC nach $1w$




TECHNISCHE
UNIVERSITÄT
DARMSTADT

Schritt 6: Bestimme Adresse des nächsten Befehls



Ein-Takt Datenpfad : sw




Speicheradresse
 $(rt) \rightarrow (52 + rs)$
 $\rightarrow sw \$s2, 52(\$t7)$
 $sw \quad rt, \quad imm(rs)$


op	rs	rt	imm
31:26	25:21	20:16	15:0

Ein-Takt Datenpfad: sw

Schreibe Daten aus r_t in den Speicher



Ein-Takt Datenpfad: R-Typ




rd rs rt
add \$s1, \$t2, \$t3
 add rd, rs, rt


op	rs	rt	rd	shamt	funct
31:26	25:21	20:16	15:11	10:6	5:0

Ein-Takt Datenpfad: Instruktionen vom R-Typ

- Lese aus rs und rt
- Schreibe $ALUResult$ ins Registerfeld
- Schreibe nach rd (statt nach rt wie bei sw)



Ein-Takt Datenpfad: beq



`beq $s3, $s4, Loop`
`beq rs, rt, imm`


op	rs	rt	imm
31:26	25:21	20:16	15:0

$$PC_{Branch} = (PC + 4) + imm$$


Ein-Takt Datenpfad: beq

- Prüfe ob Werte in r_s und r_t gleich sind
- Bestimme Adresse von Sprungziel (*branch target adress, BTA*):



$$\text{BTA} = (\text{vorzeichenerweiterter Direktwert} \ll 2) + (\text{PC}+4)$$




Vollständiger Ein-Takt-Prozessor



Steuerwerk




Zur Erinnerung: ALU




$F_{2:0}$	Funktion
000	A & B
001	A B
010	A + B
011	unbenutzt
100	A & ~B
101	A ~B
110	A - B
111	SLT

Zur Erinnerung: ALU



$F_{2:0}$	Funktion
000	A & B
001	A B
010	A + B
011	unbenutzt
100	A & $\sim B$
101	A $\sim B$
110	A - B
111	SLT

Steuerwerk: ALU Decoder



ALUOp _{1:0}	Bedeutung
00	Addiere <i>010</i>
01	Subtrahiere <i>110</i>
10	Werte Funct-Feld aus
11	unbenutzt

R-Type

Steuerwerk: ALU-Decoder

ALUOp _{1:0}	Bedeutung
00	Addiere
01	Subtrahiere
10	Werte Funct-Feld aus
11	unbenutzt

ALUOp _{1:0}	Funct	ALUControl _{2:0}
00	X	010 (Add)
X1 (01)	X	110 (Subtract)
1X (10)	<u>100000</u> (add)	010 (Add)
1X	<u>100010</u> (sub)	110 (Subtract)
1X	100100 (and)	000 (And)
1X	100101 (or)	001 (Or)
1X	101010 (slt)	111 (SLT)

Steuerwerk: Hauptdecoder

add \$50, \$31, \$32




TECHNISCHE
UNIVERSITÄT
DARMSTADT



ziel

Instruktion	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{1:0}
R-Typ	000000	1	1	0	0	0	0	10
lw	100011	1	0	1	0	0	1	00
sw	101011	0	X	1	0	1	X	00
beq	000100	0	X	0	1	0	X	01




Steuerwerk: Hauptdecoder




Instruktion	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{1:0}
R-Typ	000000	1	1	0	0	0	0	10
lw	100011	1	0	1	0	0	1	00
sw	101011	0	X	1	0	1	X	00
beq	000100	0	X	0	1	0	X	01

Vollständiger Ein-Takt-Prozessor



Steuerwerk



Steuerwerk: Hauptdecoder



Instruktion	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{1:0}
R-Typ	000000	1	1	0	0	0	0	10
lw	100011	1	0	1	0	0	1	00
sw	101011	0	X	1	0	1	X	00
beq	000100	0	X	0	1	0	X	01


ALUOp _{1:0}	Funct	ALUControl _{2:0}
00	X	010 (Add)
X1	X	110 (Subtract)
1X	100000 (add)	010 (Add)
1X	100010 (sub)	110 (Subtract)
1X	100100 (and)	000 (And)
1X	100101 (or)	001 (Or)
1X	101010 (slt)	111 (SLT)

ALUOp _{1:0}	Bedeutung
00	Addiere
01	Subtrahiere
10	Werte Funct-Feld aus
11	unbenutzt


Vollständiger Ein-Takt-Prozessor

or \$s1, \$s2, rd
rs

5
7
3




TECHNISCHE
 UNIVERSITÄT
 DARMSTADT



Vollständiger Ein-Takt-Prozessor

I-Typ




Vollständiger Ein-Takt- Prozessor


beg, \$s1, \$t0, Loop
rs rt

$0x10 \approx 16$

$PC+4 + (imm \times 4)$
 $4 + 12 = 16$




00 PC → beg \$s1, \$t0, loop
04 PC+4 → add —
08 sub — ①
0c lw — ②
10 loop: add — ③





$\dots 001100V$
 $3 \times 4 = 12$

Vollständiger Ein-Takt-Prozessor



Beispiel im Ein-Takt Datenpfad:

OR 



Unser erster MIPS Prozessor



Zunächst **Untermenge** des MIPS Befehlssatzes:


- R-Typ Befehle: and, or, add, sub, slt
- Speicherbefehle: lw, sw
- Bedingte Verzweigungen: beq

Später hinzunehmen: addi und j

Erweitere Funktionalität: addi




addi \$s0, \$0, -15 ✓
rt rs imm




Erweitere Funktionalität: addi

- Keine Änderung am Datenpfad nötig



Erweitere Steuerwerk: addi

Instruktion	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{1:0}
R-Typ	000000	1	1	0	0	0	0	10
lw	100011	1	0	1	0	0	1	00
sw	101011	0	X	1	0	1	X	00
beq	000100	0	X	0	1	0	X	01
addi	001000	1	0	1	0	0	0	00




Erweitere Steuerwerk: `addi`


Instruktion	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{1:0}
R-Typ	000000	1	1	0	0	0	0	10
<code>lw</code>	100011	1	0	1	0	0	1	00
<code>sw</code>	101011	0	X	1	0	1	X	00
<code>beq</code>	000100	0	X	0	1	0	X	01
<code>addi</code>	001000	1	0	1	0	0	0	00

Erweitere Funktionalität: j

j Loop



j, jal



Wiederholung: J-Typ Instruktion

Pseudodirekte Operanden

Auffüllen von entfallenen Bits (mit Nullen und **(PC+4)[31:28]**)

0x0040005C

jal sum

...

0x004000A0

sum: add \$v0, \$a0, \$a1

Handwritten notes showing bit patterns and calculations:

```

0 0000
4 0100
8 A000
C 1100
10 10000
...

```

A red circle highlights the value 8 (0x00000008) and a red 'X' is drawn over the value 10 (0x0000000A).

32b Sprungzieladresse 0000 0000 0100 0000 0000 0000 1010 0000 (0x004000A0)

26b Feld in J-Instruktion 0000 0000 0100 0000 0000 0000 1010 0000 (0x0100028)

Handwritten notes for bit fields:



PC+4 (31:28) 0 1 4 0 0 0 2 8

0 1 4 0 0 0 2 8

0 1 4 0 0 0 2 8



Bitfelder in Instruktion

Maschinencode




Erweitere Funktionalität: j

j Loop




Erweitere Funktionalität: j



Steuerwerk: Hauptdecoder

Instruktion	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{1:0}	Jump
R-Typ	000000	1	1	0	0	0	0	10	0
lw	100011	1	0	1	0	0	1	00	0
sw	101011	0	X	1	0	1	X	00	0
beq	000100	0	X	0	1	0	X	01	0
j	000010	0	X	X	X	0	X	XX	1



Steuerwerk: Hauptdecoder




Instruktion	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{1:0}	Jump
R-Typ	000000	1	1	0	0	0	0	10	0
lw	100011	1	0	1	0	0	1	00	0
sw	101011	0	X	1	0	1	X	00	0
beq	000100	0	X	0	1	0	X	01	0
j	000010	0	X	X	X	0	X	XX	1



Wiederholung: Rechenleistung des Prozessors




Programmausführungszeit 

$$= (\# \text{ Instruktionen}) (\cancel{\text{Takte/Instruktion}}) (\text{Sekunden} / \cancel{\text{Takt}})$$
$$= \# \text{ Instruktionen} * \text{CPI} * T_c$$


↑
vom Programm

↑
1





Taktperiode

Wiederholung: Verhalten eines Flip-Flops




Taktperiode (Clock Cycle Time)



$$T_c \geq t_{pcq} + t_{pd} + t_{setup}$$

Rechenleistung des Ein-Takt-Prozessors

- T_C wird durch längsten Pfad bestimmt ($1w$)



Rechenleistung des Ein-Takt-Prozessors

▪ Kritischer Pfad:

$$T_c = t_{pcq_PC} + t_{mem} + \max(t_{RFread}, t_{sext} + t_{mux}) + t_{ALU} + t_{mem} + t_{mux} + t_{RFsetup}$$

Handwritten annotations: t_{mem} and t_{mem} are circled in red. t_{RFread} is crossed out with a red X. $t_{sext} + t_{mux}$ is underlined in blue. t_{ALU} is underlined in blue. t_{mux} is underlined in blue. $t_{RFsetup}$ is underlined in blue. rs and imm are written in blue above the equation.

In vielen Implementierungen: Kritischer Pfad durch

- Speicher, ALU, Registerfeld

Damit:

$$T_c = t_{pcq_PC} + 2t_{mem} + t_{RFread} + t_{mux} + t_{ALU} + t_{RFsetup}$$

Handwritten annotations: $2t_{mem}$ is underlined in red. A red arrow points from the underlined $2t_{mem}$ to the t_{mem} term in the original equation above.

Handwritten: PC
Register

Ein-Takt Prozessor

Rechenleistung: Beispiel

Element	Parameter	Verzögerung (ps)
Register Clock-to-Q	t_{pcq_PC}	30
Register setup	t_{setup}	20
Multiplexer	t_{mux}	25
ALU	t_{ALU}	200
Speicher lesen	t_{mem}	250
Registerfeld lesen	t_{RFread}	150
Registerfeld setup	$t_{RFsetup}$	20

$$\begin{aligned} T_c &= t_{pcq_PC} + 2t_{mem} + t_{RFread} + t_{mux} + t_{ALU} + t_{RFsetup} \\ &= 30 + 2(250) + 150 + 25 + 200 + 20 \end{aligned}$$

Ein-Takt Prozessor

Rechenleistung: Beispiel



Element	Parameter	Verzögerung (ps)
Register Clock-to-Q	t_{pcq_PC}	30
Register setup	t_{setup}	20
Multiplexer	t_{mux}	25
ALU	t_{ALU}	200
Speicher lesen	t_{mem}	250
Registerfeld lesen	t_{RFread}	150
Registerfeld setup	$t_{RFsetup}$	20

$$\begin{aligned} T_c &= t_{pcq_PC} + 2t_{mem} + t_{RFread} + t_{mux} + t_{ALU} + t_{RFsetup} \\ &= [30 + 2(250) + 150 + 25 + 200 + 20] \text{ ps} \\ &= 925 \text{ ps} \end{aligned}$$

$$f_c = \frac{1}{T_c} \approx 1 \text{ GHz}$$

Ein-Takt Prozessor

Rechenleistung: Beispiel



- Auszuführen: Programm mit 100 Milliarden Instruktionen auf Ein-Takt MIPS Prozessor

Ausführungszeit = ?

Ein-Takt Prozessor

Rechenleistung: Beispiel



- Auszuführen: Programm mit 100 Milliarden Instruktionen auf Ein-Takt MIPS Prozessor

$$\text{Ausführungszeit} = \# \text{ Instruktionen} * \text{CPI} * T_c$$

$$\underline{100 \times 10^9} \times 1 \times 925 \text{ ps}$$

Ein-Takt Prozessor

Rechenleistung: Beispiel

- Auszuführen: Programm mit 100 Milliarden Instruktionen auf Ein-Takt MIPS Prozessor

$$\begin{aligned}\text{Ausführungszeit} &= \# \text{ Instruktionen} * \text{CPI} * T_C \\ &= (100 \times 10^9) (1) (925 \times 10^{-12} \text{ s}) \\ &= \mathbf{92,5 \text{ Sekunden}} \quad \square\end{aligned}$$

Mehrere Implementierungen für eine Architektur

- **Ein-Takt** ✓

Jede Instruktion wird in einem Takt ausgeführt

- **Mehrtakt** ←

Jede Instruktion wird in Teilschritte zerlegt

- **Pipelined**

Jede Instruktion wird in Teilschritte zerlegt

Mehrere Instruktionen werden gleichzeitig ausgeführt

Mehrtakt-MIPS-Prozessor



Ein-Takt-Mikroarchitektur:

- + einfach
- Taktfrequenz wird durch langsamste Instruktion bestimmt ($1w$)
- Drei Addierer / ALUs und zwei Speicher

Mehrtaktmikroarchitektur:

- + höhere Taktfrequenz ✓
- + einfachere Instruktionen laufen schneller
- + bessere Wiederverwendung von Hardware in verschiedenen Takten
- aufwendigere Ablaufsteuerung

Gleiche Grundkomponenten


- Datenpfad
- Steuerwerk

①

②

Zustandselemente im Mehrtaktprozessor


- Ersetze getrennte Instruktions- und Datenspeicher
 - Harvard-Architektur
- Durch einen gemeinsamen Speicher
 - Von Neumann-Architektur
 - Heute weiter verbreitet



Vollständiger Ein-Takt-Prozessor



2 Speicherelemente



Mehrtaktprozessor: Arbeit in einem Takt



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Darf nur einen benutzen in einem Takt:
ALU, Speicher, Registerfeld


...damit die Takte kurz bleiben

1w \$51, 4 (\$7D) ←

Mehrtaktprozessor: Datenpfad




TECHNISCHE
UNIVERSITÄT
DARMSTADT



Mehrtaktdatenpfad: Instruktionen holen (*fetch*)


Beispiel: Ausführung von `lw`

Schritt 1: Hole Instruktion




Mehrtaktdatenpfad: Lese Register für lw

Schritt 2a: Lese Quelloperand aus Registerfeld




Mehrtaktdatenpfad: Werte 1w Direktwert aus

Schritt 2b: Vorzeichenerweiterung des 16b Direktwert auf
32b Signal `SignImm`




Mehrtaktdatenpfad: Bestimme effektive Adresse für $1w$

Schritt 3: Berechne die effektive Speicheradresse




Mehrtaktdatenpfad: Lesezugriff von lw

Schritt 4: Lese Daten aus Speicher




Mehrtaktdatenpfad: Schreibe Register in 1w

Schritt 5: Schreibe die Daten ins passende Register



Mehrtaktdatenpfad: Erhöhe PC


Schritt 6: Bestimme Adresse des nächsten Befehls



Mehrtaktdatenpfad: Nun Ausführung von sw

- ① Instr. holen / $PC \leftarrow PC + 4$
- ② die Registerwerte holen
- ③ Adresse berechnen


SW \$t0, 8(\$s0)
rt, 8(\$s0)



- ④ `rt` in den Speicher schreiben


Mehrtaktdatenpfad: Nun Ausführung von `sw`

- Schreibe Daten aus `rt` in Speicher



Mehrtaktdatenpfad: Instruktion vom R-Typ

- ① $PC + 4$
- ② Register lesen
- ③ Operation




④ das Ergebnis in das RF schreiben

Mehrtaktdatenpfad: Instruktion vom R-Typ




- Lese Werte aus r_s und r_t
- Schreibe $ALUResult$ ins Registerfeld
- Schreibe Wert nach r_d (statt nach r_t)



Mehrtaktdatenpfad: beq


- ① Instr. holen (PC + 4) ✓
 - ② Register lesen ← (PC Branch)
 - ③ rs == rt?
- beq \$s1, \$s2, \$t2
rs rt
- (1) Branch
PC+4
Zero
ALU
Ziel address



Mehrtaktdatenpfad: beq

- Prüfe, ob Werte in rs und rt gleich sind
- Bestimme Adresse des Sprungziels (*branch target address*):

$$\text{BTA} = (\text{vorzeichenerweiterter Direktwert} \ll 2) + (\text{PC} + 4)$$




Vollständiger Mehrtaktprozessor


~ nächstes Mal




TECHNISCHE
UNIVERSITÄT
DARMSTADT



Steuerwerk




Steuerwerk: Main Controller Endlicher Zustandsautomat (FSM)



1. Instr. holen
2. Register holen
3. Adresse berechnen
4. Daten holen
5. Daten ins Register schreiben

```
sw $s7, 16($t0)
    rt imm rs
```

- 1
- 2
- 3
- 4 Daten schreiben



Vollständiger Mehrtaktprozessor


R-Typ

①



②

③ Operation ausführen

④ Das Ergebnis ins Registerfeld schreiben



Hauptsteuerwerk: Holen eines Befehls




Hauptsteuerwerk: Holen eines Befehls


S0: Fetch

Reset

lorD = 0
AluSrcA = 0
ALUSrcB = 01
ALUOp = 00
PCSrc = 0
IRWrite
PCWrite




Hauptsteuerwerk: Dekodieren eines Befehls



Hauptsteuerwerk: Adressberechnung



S0: Fetch

S1: Decode




Op = LW
or
Op = SW

S2: MemAdr





Hauptsteuerwerk: Adressberechnung

S0: Fetch S1: Decode




Op = LW
or
Op = SW


S2: MemAdr




Hauptsteuerwerk: FSM für lw




Hauptsteuerwerk: FSM für sw



Hauptsteuerwerk: FSM für R-Typ



Steuerwerk: Main Controller Endlicher Zustandsautomat (FSM)




`lw $s1, 5($t1)`


1. Instr. holen, $PC \leftarrow PC+4$
2. Register holen
3. Adresse berechnen
4. Daten holen
5. Daten ins Register schreiben

- ①
- ② ← Sprungadresse bestimmen
- ③ Vergleich

Hauptsteuerwerk: FSM für R-Typ




Hauptsteuerwerk: FSM für beq



Vollständiges Hauptsteuerwerk für Mehrtakt-CPU



- Die Signale die **nicht** im Kreis stehen sind 0.
- Die Signale die im Kreis stehen ohne Wert sind 1 (Enable Signale).




Vollständiger Mehrtaktprozessor

SW Befehl



TECHNISCHE UNIVERSITÄT DARMSTADT




Embedded Systems & Applications


Vollständiges Hauptsteuerwerk für Mehrtakt-CPU




LW = 5
 SW = 4
 R-type = 4
 beq = 3




Vollständiger Mehrtaktprozessor: addi




Erweiterung des Hauptsteuerwerks: addi




Erweiterung des Hauptsteuerwerks: addi




Erweiterung des Datenpfads für j




Erweiterung des Datenpfads für j




Erweiterung des Hauptsteuerwerks um j



Erweiterung des Hauptsteuerwerks um j



Erweiterung des Hauptsteuerwerks um j



Rechenleistung des Mehrtaktprozessors



Instruktionen benötigen unterschiedliche viele Takte:

- 3 Takte : beq, j ←
- 4 Takte : R-Typ, sw, addi
- 5 Takte : lw

CPI wird bestimmt als gewichteter Durchschnitt

SPECint 2000 Benchmark:

- 25% Laden
- 10% Speichern
- 11% Verzweigungen
- 2% Sprünge
- 52% R-Typ

Durchschnittliche CPI =

Rechenleistung des Mehrtaktprozessors



Instruktionen benötigen unterschiedliche viele Takte:

- 3 Takte : beq, j ←
- 4 Takte : R-Typ, sw, addi
- 5 Takte : lw

CPI wird bestimmt als gewichteter Durchschnitt

SPECint 2000 Benchmark: ←


- ✓ ▪ 25% Laden lw
- ✓ ▪ 10% Speichern sw
- ✓ ▪ 11% Verzweigungen beq, j
- ✓ ▪ 2% Sprünge j
- ✓ ▪ 52% R-Typ

$$\text{Durchschnittliche CPI} = \underbrace{(0,11 + 0,02)(3)} + \underbrace{(0,52 + 0,10)(4)} + \underbrace{(0,25)(5)} = 4,12$$

Rechenleistung des Mehrtaktprozessors

Kritischer Pfad : \leftarrow

$$T_c = t_{pcq} + t_{mux} + \max(t_{ALU} + t_{mux}, t_{mem}) + t_{setup}$$



Beispiel: Rechenleistung Mehrtaktprozessor

Element	Parameter	Verzögerung (ps)
Register Clock-to-Q	t_{pcq}	30
Register Setup	t_{setup}	20
Multiplexer	t_{mux}	25
ALU	t_{ALU}	200
Speicher Lesen	t_{mem}	250
Registerfeld Lesen	t_{RFread}	150
Registerfeld Setup	$t_{RFsetup}$	20

$$T_c =$$

Beispiel: Rechenleistung Mehrtaktprozessor

Element	Parameter	Verzögerung (ps)
Register Clock-to-Q	t_{pcq}	30
Register Setup	t_{setup}	20
Multiplexer	t_{mux}	25
ALU	t_{ALU}	200
Speicher Lesen	t_{mem}	250
Registerfeld Lesen	t_{RFread}	150
Registerfeld Setup	$t_{RFsetup}$	20

$$\begin{aligned}
 T_c &= t_{pcq_PC} + t_{mux} + \max(t_{ALU} + t_{mux}, t_{mem}) + t_{setup} \\
 &= t_{pcq_PC} + t_{mux} + t_{mem} + t_{setup} \\
 &= [30 + 25 + 250 + 20] \text{ ps} \\
 &= 325 \text{ ps}
 \end{aligned}$$

$$f_{TC} \approx 3 \text{ GHz}$$

Beispiel: Rechenleistung Mehrtaktprozessor



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Führe Programm mit 100 Milliarden Instruktionen auf
Mehrtaktprozessor aus

- $CPI = 4,12$ ✓
- $T_c = 325 \text{ ps}$ ✓

Beispiel: Rechenleistung Mehrtaktprozessor



Führe Programm mit 100 Milliarden Instruktionen auf Mehrtaktprozessor aus

- $CPI = 4,12$
- $T_c = 325 \text{ ps}$

$$\begin{aligned} \text{Ausführungszeit} &= (\# \text{ Instruktionen}) \times CPI \times T_c \\ &= (100 \times 10^9) (4,12) (325 \times 10^{-12}) \\ &= 133,9 \text{ Sekunden} \end{aligned}$$

- **Langsamer** als Ein-Takt-Prozessor (brauchte **92,5** Sekunden).

.

Beispiel: Rechenleistung Mehrtaktprozessor



Führe Programm mit 100 Milliarden Instruktionen auf Mehrtaktprozessor aus

- $CPI = 4,12$
- $T_c = 325 \text{ ps}$


$$\begin{aligned} \text{Ausführungszeit} &= (\# \text{ Instruktionen}) \times CPI \times T_c \\ &= (100 \times 10^9) (4,12) (325 \times 10^{-12}) \\ &= 133,9 \text{ Sekunden} \end{aligned}$$

- **Langsamer als Ein-Takt-Prozessor (brauchte 92,5 Sekunden).**


- Unterschiedlich lange Anzahl von Ausführungstakten (bis zu 5 für lw)
 - Aber nicht 5x schnellere Taktfrequenz
- Nun zusätzliche Verzögerungen für sequentielle Logik mehrfach je Befehl

$$\underline{t_{pcq} + t_{setup} = 50 \text{ ps}} \quad \checkmark$$


Rückblick: Ein-Takt MIPS Prozessor



Mehrtaktprozessor



Rückblick: Ein-Takt MIPS Prozessor



Mehrtakt Prozessor: potentiell etwas kleiner.

Mehrere Implementierungen für eine Architektur

- **Ein-Takt**

Jede Instruktion wird in einem Takt ausgeführt

- **Mehrtakt**

Jede Instruktion wird in Teilschritte zerlegt

- **Pipelined**

Jede Instruktion wird in Teilschritte zerlegt

Mehrere Instruktionen werden gleichzeitig ausgeführt

MIPS Prozessor mit Pipelining



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Zeitliche Parallelität

Teile Ablauf im Ein-Takt-Prozessor in fünf Stufen:


- Hole Instruktion (*Fetch*)
- Dekodiere Bedeutung von Instruktion (*Decode*)
- Führe Instruktion aus (*Execute*)
- Greife auf Speicher zu (*Memory*)
- Schreibe Ergebnisse zurück (*Writeback*)



Füge **Pipeline-Register** zwischen den Stufen ein


Rechenleistung: Ein-Takt und Pipelined

950 ps




Rechenleistung: Ein-Takt und Pipelined

Ein-Takt



$\sim T_c \approx 950 \text{ ps}$

Pipelined




Latenz: Zeit von der Eingabe einer Instruktion bis sie fertig ist

Durchsatz: Die Anzahl von Instruktionen die pro Zeiteinheit bearbeitet werden können



Ein Takt: 1 Instr/Takt

Pipelined $\sim 1 \text{ Instr/Takt}$

Abstraktere Darstellung des Pipelinings




Ein-Takt- und Pipelined-Datenpfad




Korrigierter Pipelined-Datenpfad

- **WriteReg** muss zur gleichen Zeit am Registerfeld ankommen wie **Result**
- Registerfeld muss bei der **fallenden Taktflanke** geschrieben werden



Steuersignale für Pipelined-Datenpfad

WB



Identisch zu Ein-Takt-Steuerwerk, aber Signale verzögert über Pipeline-Stufen

Abhängigkeiten zwischen Pipeline- Stufen (*hazards*)




Treten auf wenn eine

- Instruktion vom Ergebnis einer vorhergehenden abhängt
- ... diese aber noch kein Ergebnis geliefert hat

Arten von Hazards

- Data Hazard: z.B. Neuer Wert von Register noch nicht in Registerfeld eingetragen
- Control Hazard: Unklar welche Instruktion als nächstes ausgeführt werden muss
 - Tritt bei Verzweigungen auf

Data Hazard



Hier: **Read-after-Write Hazard (RAW)**
- \$s0 „muss vor Lesen geschrieben werden“

Umgang mit Data Hazards




Möglichkeiten:


1. Plane **Wartezeiten** von Anfang an ein
 - Füge `nops` zur Compile-Zeit ein
 - *scheduling (Ablaufplanung)*
2. **Stelle** Maschinencode zur Compile-Zeit **um**
 - *scheduling / reordering*
3. Leite Daten zur Laufzeit schneller über **Abkürzungen** weiter
 - *bypassing / forwarding* ←
4. **Halte** Prozessor zur Laufzeit **an** bis Daten da sind]
 - *stalling*

Beseitigung von Data Hazards zur Compile-Zeit

- Füge ausreichend viele `nops` ein bis Ergebnis bereitsteht
- Oder schiebe unabhängige Instruktionen nach vorne (statt `nops`)




Data Hazard




Hier: **Read-after-Write Hazard (RAW)**
- \$s0 „muss vor Lesen geschrieben werden“

Data Forwarding: “Abkürzungen” einbauen



Data Forwarding: "Abkürzungen" einbauen




add \$0, \$s1, \$s2
↑
7

\$0
\$0



if $RegWriteM \text{ AND } (rsE == WriteRegM) \text{ AND } (rsE \neq 0)$
 ForwardAE = 10
 elseif $RegWriteW \text{ AND } (rsE == WriteRegW) \text{ AND } (rsE \neq 0)$
 ForwardAE = 01
 else ForwardAE = 00 ← vom RF


Data Forwarding: “Abkürzungen” einbauen



Data Forwarding: “Abkürzungen” einbauen: Takt 1




add \$s0, \$s2, \$s3




Data Forwarding: “Abkürzungen” einbauen: Takt 2



and \$t0, \$s0, \$s1 add \$s0, \$s2, \$s3




Data Forwarding: “Abkürzungen” einbauen: Takt 3



Data Forwarding: “Abkürzungen” einbauen: Takt 4



sub \$t2, \$s0, \$s5 or \$t1, \$s4, \$s0 and \$t0, \$s0, \$s1 add \$s0, \$s2, \$s3




Data Forwarding: “Abkürzungen” einbauen: Takt 5



TECHNISCHE
UNIVERSITÄT
DARMSTADT

add \$s0, \$s2, \$s3



Data Forwarding: “Abkürzungen” einbauen

“Abkürzung” zur Execute-Stufe von

- Memory-Stufe oder
- Writeback-Stufe

Forwarding-Logik für Signal *ForwardAE* (Weiterleiten von Operand A):


Data Forwarding: “Abkürzungen” einbauen

“Abkürzung” zur Execute-Stufe von

- Memory-Stufe oder
- Writeback-Stufe

Forwarding-Logik für Signal *ForwardAE* (Weiterleiten von Operand A):

```
if      ((rsE != 0) AND (rsE == WriteRegM) AND RegWriteM)
then    ForwardAE = 10 ← MEM
else if ((rsE != 0) AND (rsE == WriteRegW) AND RegWriteW)
then    ForwardAE = 01 ← WB
else    ForwardAE = 00
```



Forwarding-Logik für Signal *ForwardBE* (Weiterleiten von Operand B) analog: ersetze rsE durch rtE

Data Forwarding: “Abkürzungen” einbauen


“Abkürzung” zur Execute-Stufe von

- Memory-Stufe oder
- Writeback-Stufe




Forwarding-Logik für Signal *ForwardBE* (Weiterleiten von Operand B):


```
if      ((rte != 0) AND (rte == WriteRegM) AND RegWriteM)
then    ForwardBE = 10
else if ((rte != 0) AND (rte == WriteRegW) AND RegWriteW)
then    ForwardBE = 01
else    ForwardBE = 00
```

Data Forwarding: “Abkürzungen” einbauen




Anhalten des Prozessors (*stalling*)


 `lw $s0, 40($0)`
 `and $t0, $s0, $s1`
 `or $t1, $s4, $s0`
`sub $t2, $s0, $s5`



Anhalten des Prozessors (*stalling*)



Erweiterung der Hazard-Einheit für Stalling



Behandlung von Stalling in Hazard-Einheit

Stalling-Logik:

lwstall = MemtoRegE AND \downarrow $\left[\begin{array}{l} (rSD \neq 0) \text{ AND} \\ (rSD = r+E) \text{ OR} \\ (rD \neq 0) \text{ AND} \\ (rD = r+E) \end{array} \right]$

lw \$0, 5(\$t0)

Behandlung von Stalling in Hazard-Einheit



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Stalling-Logik:

$$lwstall = MemtoRegE \text{ AND}((rsD == rtE) \text{ OR} \\ (rtD == rtE))$$
$$StallF = StallD = FlushE = lwstall$$

Behandlung von Stalling in Hazard-Einheit



Stalling-Logik:

$$lwstall = MemtoRegE \text{ AND } ((rsD \neq 0) \text{ AND } (rsD == rtE)) \text{ OR } (rtD \neq 0) \text{ AND } (rtD == rtE)$$

$$StallF = StallD = FlushE = lwstall$$


Control Hazards ←

beq:


Mem

- Entscheidung zu Springen wird erst in vierter Stufe der Pipeline (M) getroffen
- Neue Instruktionen werden aber bereits geholt


Control Hazards: Ursprüngliche Pipeline




Beispiel: Control Hazards



Auflösen von Control Hazards durch frühere Sprungentscheidung



Control Hazards: Ansatz "Frühere Sprungentscheidung"




Control Hazards

beq:

- **Entscheidung** zu Springen wird erst in vierter Stufe der Pipeline (M) getroffen
- Neue Instruktionen werden aber bereits **geholt**
 - Im einfachsten Fall: Von PC+4, +8, +12, ...
- Falls zu springen ist, müssen diese Instruktionen aus der Pipeline **entfernt** werden
 - ... das Programm wäre ja **woanders** (am Sprungziel) weitergegangen
 - **“Spülen”** (*flush*)
- Kosten eines solchen **falsch vorhergesagten** Sprunges:
 - Anzahl von zu entfernenden Instruktion falls Sprung genommen
 - Könnte reduziert werden, wenn Sprung in **früherer** Pipeline-Stufe entschieden würde

Control Hazards: Ansatz "Frühere Sprungentscheidung"




Berücksichtige neue Data Hazards




beg \$s1, -

add \$s1, -



Berücksichtige neue Data Hazards



Frühe Sprungentscheidung: Benötigte Logik für Forwarding und Stalling



- Forwarding-Logik: ✓

$$\text{ForwardAD} = \text{RegWriteM} \text{ AND } (\text{rsD} == \text{WriteRegM}) \text{ AND } (\text{rsD} != 0)$$

$$\text{ForwardBD} = \text{RegWriteM} \text{ AND } (\text{rtD} == \text{WriteRegM}) \text{ AND } (\text{rtD} != 0)$$

Mem ✓

- Stalling-Logik:

$$\text{branchstall} = \text{BranchD} \text{ AND } (\text{RegWriteE} \text{ AND } (\text{rsD} == \text{WriteRegE} \text{ OR } \text{rtD} == \text{WriteRegE}) \text{ OR } \text{MementoRegM} \text{ AND } (\text{rsD} == \text{WriteRegM} \text{ OR } \text{rtD} == \text{WriteRegM}))$$

begin in Decode Stufe

Exec liefert Ergebnis

lw in Mem)

$$\text{StallF} = \text{StallD} = \text{FlushE} = \text{lwstall} \text{ OR } \text{branchstall}$$



Orthogonaler Ansatz: Sprungvorhersage

Versuche **vorherzusagen**, ob ein Sprung genommen wird

- Dann können Instruktionen von der **richtigen** Stelle geholt werden
- **Rückwärtssprünge** werden üblicherweise genommen (Schleifen!)
- Genauer: Für jeden Sprung **Historie** führen, ob er die letzten Male genommen wurde
 - ... dann wird jetzt vermutlich auch wieder genommen

Eine gute Vorhersage **reduziert** die Zahl der Sprünge, die ein Flush der Pipeline erforderlich machen

Beispiel: Rechenleistung des Pipelined-Prozessors



- Idealerweise wäre CPI = 1
- Manchmal treten aber Stalls auf (wegen Lade- und Verzweigungsbefehlen)
- SPECint 2000 benchmark:
 - 25% loads
 - 10% stores
 - 11% branches
 - 2% jumps
 - 52% R-type
- Annahmen:
 - 40% der geladenen Daten werden gleich in der nächsten Instruktion gebraucht 2 Takte
 - 25% aller Verzweigungen werden falsch vorhergesagt \rightarrow 2
 - Alle Sprünge erzeugen eine zu entfernende (*flush*) Instruktion j (2)
- Wie hoch ist der **durchschnittliche CPI-Wert**?

Beispiel: Rechenleistung des Pipelined-Prozessors

- SPECint 2000 benchmark:
 - 25% loads
 - 10% stores
 - 11% branches
 - 2% jumps
 - 52% R-type
- Annahmen:
 - 40% der geladenen Daten werden gleich in der **nächsten** Instruktion gebraucht
 - 25% aller Verzweigungen werden **falsch** vorhergesagt
 - Alle Sprünge erzeugen eine zu entfernende (*flush*) Instruktion

- **Wie hoch ist der durchschnittliche CPI-Wert?**

- Lade/Verzweigungsinstruktionen haben CPI = 1 ohne Stall, = 2 mit Stall. Daher:

- $CPI_{lw} = 1 (0,6) + 2 (0,4) = 1,4$ ←

- $CPI_{beq} = 1 (0,75) + 2 (0,25) = 1,25$ ←


- Also:

Durchschnittliche CPI = $(0,25) (1,4) + (0,1) (1,0) + (0,11) (1,25) + (0,02) (2,0) + (0,52) (1,0)$

Handwritten annotations: 'lw' points to (0,25)(1,4); 'SW' points to (0,1)(1,0); 'Beq' points to (0,11)(1,25); 'j' points to (0,02)(2,0); 'R-TYP' points to (0,52)(1,0).

$= 1,15$ ←

MIPS Pipeline Prozessor



Beispiel: Rechenleistung des Pipelined-Prozessors

Kritischer Pfad des Pipelined-Prozessors:

$$T_c = \max \left\{ \begin{array}{l} t_{pcq} + t_{mem} + t_{setup}, \\ 2 (t_{RFread} + t_{mux} + t_{eq} + t_{AND} + t_{mux} + t_{setup}), \\ t_{pcq} + t_{mux} + t_{mux} + t_{mux} + t_{ALU} + t_{setup}, \\ t_{pcq} + t_{memwrite} + t_{setup}, \\ 2 (t_{pcq} + t_{mux} + t_{RFwrite}) \end{array} \right\}$$

Fetch ✓
Decode ←
Execute
Memory
Writeback

$$T_c / 2 = [\checkmark]$$

$$\therefore T_c = 2 [\checkmark]$$

Beispiel: Rechenleistung des Pipelined-Prozessors

Element	Parameter	Verzögerung (ps)
Register Clock-to-Q	t_{pcq_PC}	30
Register Setup	t_{setup}	20
Multiplexer	t_{mux}	25
ALU	t_{ALU}	200
Speicher Lesen	t_{mem}	250
Registerfeld Lesen	t_{RFread}	150
Registerfeld Setup	$t_{RFsetup}$	20
Vergleich auf Gleichheit	t_{eq}	40
AND Gatter	t_{AND}	15
Speicher Schreiben	$T_{memwrite}$	220
Registerfeld Schreiben	$t_{RFwrite}$	100

$$\begin{aligned} T_C &= 2 (t_{RFread} + t_{mux} + t_{eq} + t_{AND} + t_{mux} + t_{setup}) \\ &= 2 [150 + 25 + 40 + 15 + 25 + 20] \text{ ps} = \mathbf{550 \text{ ps}} \end{aligned}$$

Beispiel: Rechenleistung des Pipelined-Prozessors




Führe Programm mit 100 Milliarden Instruktionen auf Pipelined-MIPS-Prozessor aus

- $CPI = 1,15$
- $T_c = 550 \text{ ps}$

$$\begin{aligned} \text{Ausführungszeit} &= (\# \text{ Instruktionen}) \times CPI \times T_c \\ &= (100 \times 10^9) (1,15) (550 \times 10^{-12}) \\ &= \mathbf{63 \text{ Sekunden}} \end{aligned}$$

Prozessor	Ausführungszeit (Sekunden)	Beschleunigungsfaktor (im Vergleich zu Ein-Takt-CPU)
Ein-Takt	95	1,00
Mehrtakt	133	0,71
Pipelined	63	1,51

Berücksichtige neue Data Hazards



Beispiel: Rechenleistung des Pipelined-Prozessors



- SPECint 2000 benchmark:
 - 25% loads
 - 10% stores
 - 11% branches
 - 2% jumps
 - 52% R-type
- Annahmen:
 - 40% der geladenen Daten werden gleich in der **nächsten** Instruktion gebraucht
 - 25% aller Verzweigungen werden **falsch** vorhergesagt
 - Alle Sprünge erzeugen eine zu entfernende (*flush*) Instruktion
- **Wie hoch ist der durchschnittliche CPI-Wert?**
 - Lade/Verzweigungsinstruktionen haben CPI = 1 ohne Stall, = 2 mit Stall. Daher:
 - $CPI_{lw} = 1 (0,6) + 2 (0,4) = 1,4$
 - $CPI_{beq} = 1 (0,75) + 2 (0,25) = 1,25$
 - Also:

$$\text{Durchschnittliche CPI} = (0,25) (1,4) + (0,1) (1,0) + (0,11)(1,25) + (0,02) (2,0) + (0,52)(1,0)$$

$$= 1,15$$



Beispiel: Rechenleistung des Pipelined-Prozessors

Kritischer Pfad des Pipelined-Prozessors:

$$T_c = \max \left\{ \begin{array}{l} t_{pcq} + t_{mem} + t_{setup}, \\ 2 (t_{RFread} + t_{mux} + t_{eq} + t_{AND} + t_{mux} + t_{setup}), \\ t_{pcq} + t_{mux} + t_{mux} + t_{mux} + t_{ALU} + t_{setup}, \\ t_{pcq} + t_{memwrite} + t_{setup}, \\ 2 (t_{pcq} + t_{mux} + t_{RFwrite}) \end{array} \right\}$$

Fetch ←
Decode ←
Execute
Memory
Writeback

Fehlt im Buch

MIPS Pipeline Prozessor

$$T_c = \max \{$$

$$t_{pcq} + t_{mem} + t_{setup},$$

$$2 (t_{RFread} + t_{mux} + t_{eq} + t_{AND} + t_{mux} + t_{setup}),$$


$$t_{pcq} + t_{mux} + t_{mux} + t_{mux} + t_{ALU} + t_{setup},$$

$$t_{pcq} + t_{memwrite} + t_{setup},$$

$$2 (t_{pcq} + t_{mux} + t_{RFwrite}) \}$$

t_{setup}

Fetch
Decode
Execute
Memory
Writeback



Beispiel: Rechenleistung des Pipelined-Prozessors

Element	Parameter	Verzögerung (ps)
Register Clock-to-Q	t_{pcq_PC}	30
Register Setup	t_{setup}	20
Multiplexer	t_{mux}	25
ALU	t_{ALU}	200
Speicher Lesen	t_{mem}	250
Registerfeld Lesen	t_{RFread}	150
Registerfeld Setup	$t_{RFsetup}$	20
Vergleich auf Gleichheit	t_{eq}	40
AND Gatter	t_{AND}	15
Speicher Schreiben	$T_{memwrite}$	220
Registerfeld Schreiben	$t_{RFwrite}$	100

$$T_c = 2 (t_{RFread} + t_{mux} + t_{eq} + t_{AND} + t_{mux} + t_{setup})$$
$$= 2 [150 + 25 + 40 + 15 + 25 + 20] \text{ ps} = 550 \text{ ps}$$

Decode



Beispiel: Rechenleistung des Pipelined-Prozessors

Führe Programm mit 100 Milliarden Instruktionen auf Pipelined-MIPS-Prozessor aus

- $CPI = 1,15$
- $T_c = 550 \text{ ps}$

$$\begin{aligned} \text{Ausführungszeit} &= (\# \text{ Instruktionen}) \times CPI \times T_c \\ &= (100 \times 10^9) (1,15) (550 \times 10^{-12}) \\ &= \mathbf{63 \text{ Sekunden}} \end{aligned}$$

Prozessor	Ausführungszeit (Sekunden)	Beschleunigungsfaktor (im Vergleich zu Ein-Takt-CPU)
Ein-Takt	95	1,00
Mehrtakt	133	0,71
Pipelined	63	1,51 ✓

Wiederholung: Ausnahmebehandlung (*exceptions*)



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Außerplanmäßiger Aufruf der Ausnahmebehandlungsroutine ←


- Verursacht durch:
 - Hardware, auch genannt Interrupt, z.B. Tastatur, Netzwerk, ...
 - Software, auch genannt Traps, z.B. unbekannte Instruktion, Überlauf,
Teilen-durch-Null, ...

Beispiel für Ausnahme

sequential circuits.¶

Can we design a spiff

Figure 2.11 shows a inputs, A and B, and on box indicates that it is this case, the function is



Visio.exe - Application Error



The exception unknown software exception (0xc06d007e) occurred in the application at location 0x7c81eb33.

OK

words, we say the output Y is a function of the two inputs A and B where the function performed is A OR B.¶

The *implementation* of the combinational circuit is independent of its functionality. Figure 2.1 and Figure 2.2 show two possible implementa-

Wiederholung: Ausnahmebehandlung (*exceptions*)



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Beim Auftreten einer Ausnahme:

- Abspeichern der Ursache für Ausnahme im Cause Register
- Sprung zu Ausnahmebehandlungsroutine bei 0x80000180
- Rückkehr zum Programm (über EPC Register)

Register für Ausnahmebehandlung

Nicht Teil des regulären MIPS Registersfelds

▪ Cause

- Speichert die Ursache der Ausnahme
- Koprozessor 0, Register 13

▪ EPC (Exception PC)


- Speichert den PC-Stand, an dem die Aufnahme auftrat
- Koprozessor 0, Register 14

PC+4

Register für Ausnahmebehandlung

Wie man **Cause** und **EPC** im Prozessor liest:

- Befehl: “Move from Coprocessor 0”
 - `mfc0 $t0, Cause`
 - Überträgt aktuellen Wert von Cause nach \$t0



Auswahl von Ausnahmeursachen

Ausnahme	Cause (Ursache)
Hardware Interrupt	0x00000000
System Call	0x00000020
Breakpoint / Division durch 0	0x00000024
Unbekannte Instruktion	0x00000028
Arithmetischer Überlauf	0x00000030

**Ziel: Erweitere den Mehrtaktprozessor um
Behandlung der letzten beiden Ausnahmen**


Ausnahmebehandlung (*exceptions*)

Beim Auftreten einer Ausnahme:


- Abspeichern der Ursache für Ausnahme im Cause Register
- Sprung zu Ausnahmebehandlungsroutine bei 0x80000180
- Rückkehr zum Programm (über EPC Register)



Hardware für Ausnahmebehandlung: EPC und Cause



snahmen



Ausnahmebehandlung (*exceptions*)

Beim Auftreten einer Ausnahme:

- Abspeichern der Ursache für Ausnahme im Cause Register
- Sprung zu Ausnahmebehandlungsroutine bei 0x80000180
- **Rückkehr zum Programm (über EPC Register):** ←


```
mfc0 $t0, Cause
```

...


```
mfc0 $k0, EPC
```

```
jr $k0
```

mfc0



Hardware für Ausnahmebehandlung: mfc0



010000	00000	\$t0 (8)	Cause (13)	0000000000
31:26	25:21	20:16	15:11	10:0

Steuerwerk-FSM erweitert um Ausnahmen

