

Rechnerorganisation – Kapitel 8



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Prof. Sarah Harris
Fachgebiet Eingebettete Systeme und ihre Anwendungen (ESA)
Fachbereich Informatik

SoSe 2016




Kapitel 8: Themen

- Einleitung
 - Leistungsvergleich von Speichersystemen
 - Caches
 - Virtueller Speicher
 - Speichereinblendung von Ein-/Ausgabegeräten
 - Zusammenfassung
- 13.06
- 20.06+

Rechenleistung hängt ab von:

- Prozessorleistung ←
- Leistung des Speichersystems ←




Prozessor/Speicher Leistung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- Annahme bisher in der Vorlesung: Speicherzugriffe dauern **1 Takt**
- Ist aber seit den 1980'er Jahren **nicht mehr wahr**



Herausforderungen beim Entwurf von Speichersystemen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Speichersystem soll so schnell sein wie Prozessor

- Zumindest dem Anschein nach

Idealer Speicher:


- Schnell
- Billig
- Hohes Fassungsvermögen

Praktisch: Nur zwei von drei Eigenschaften realisierbar!

Verwende **Hierarchie** von Speichern



Speicherhierarchie: Beispiele für Ebenen



Nutze Lokalität zur Beschleunigung von Speicherzugriffen aus

Zeitliche Lokalität: ✓

- Ein gerade benutztes Datum wird wahrscheinlich bald wieder gebraucht
- **Ausnutzung:** gerade benutzte Daten in höheren Ebenen der Speicherhierarchie halten

▪ Räumliche Lokalität:

- Um ein benutztes Datum herum liegende Daten werden wahrscheinlich auch bald gebraucht
- **Ausnutzung:** Beim Zugriff auf ein Datum auch benachbarte Daten in höhere Ebenen der Speicherhierarchie bringen

Leistung eines Speichersystems



Treffer (hit): Datum wird auf dieser Ebene der Speicherhierarchie gefunden

Verfehlt (miss): nicht gefunden (suche auf tieferer Ebene)

$$\text{Hit-Rate} = \frac{\# \text{ hits}}{\# \text{ Speicherzugriffe}} = 1 - \text{Miss Rate}$$

$$\text{Miss-Rate (MR)} = \frac{\# \text{ misses}}{\# \text{ Speicherzugriffe}} = 1 - \text{Hit Rate}$$

Durchschnittliche Speicherzugriffszeit (average memory access time, AMAT): Durchschnittliche Zeit, die der Prozessor braucht, um auf ein Datum zuzugreifen

$$\text{AMAT} = t_{\text{cache}} + MR_{\text{cache}} (t_{\text{MM}} + MR_{\text{MM}} t_{\text{VM}})$$

MM = main memory, Hauptspeicher

VM = virtual memory, Virtueller Speicher

Beispiel 1: Leistung eines Speichersystems



- Ein Programm hat 2000 Load- und Store-Befehle
 - 1250 der Daten werden im Cache vorgefunden
 - Der Rest kommt aus anderen Ebenen der Speicherhierarchie
-
- **Was sind die Hit- und Miss-Rates des Caches?**

$$\text{Hit Rate} = \frac{1250}{2000}$$

$$\text{Miss Rate} = \frac{750}{2000} = 1 - \text{Hit Rate}$$

Beispiel 1: Leistung eines Speichersystems



- Ein Programm hat 2000 Load- und Store-Befehle
- 1250 der Daten werden im Cache vorgefunden
- Der Rest kommt aus anderen Ebenen der Speicherhierarchie
- **Was sind die Hit- und Miss-Rates des Caches?**

$$\text{Hit Rate} = 1250/2000 = \mathbf{0,625}$$

$$\text{Miss Rate} = 750/2000 = \mathbf{0,375} = 1 - \text{Hit Rate}$$

Beispiel 2: Leistung eines Speichersystems



Annahme: Prozessor hat zwei Hierarchieebenen:

- Cache ✓
- Hauptspeicher (Main Memory) ✓

$$t_{\text{cache}} = 1 \text{ Takt} \leftarrow$$

$$t_{\text{MM}} = 100 \text{ Takte} \leftarrow$$

Wie lang ist die AMAT des Programmes aus Beispiel 1?

$$\text{AMAT} = 1 + 0,375(100)$$

Beispiel 2: Leistung eines Speichersystems

Annahme: Prozessor hat zwei Hierarchieebenen:

- Cache
- Hauptspeicher (Main Memory)

$$t_{\text{cache}} = 1 \text{ Takt}$$

$$t_{MM} = 100 \text{ Takte}$$

Wie lang ist die **AMAT** des Programmes aus Beispiel 1?

$$\begin{aligned} \mathbf{AMAT} &= t_{\text{cache}} + MR_{\text{cache}} t_{MM} \\ &= [1 + 0,375 * 100] \text{ Takte} \\ &= \mathbf{38,5 \text{ Takte}} \end{aligned}$$

Gene Amdahl, 1922 -

- **Amdahls Gesetz:** Die ~~Optimierung eines Subsystems~~ bringt nur dann etwas, wenn das Subsystem tatsächlich großen Einfluss auf die Gesamtrechenleistung hat
- Gründete drei Firmen, darunter auch die Amdahl Corporation in 1970
- IBM-kompatible Großrechner
 - I.d.R. schneller und/oder billiger



„Verstecktes Lager“

- **Höchste** Ebene der Speicherhierarchie
- **Schnell** (oft Zugriffszeit ~ 1 Takt)
- Stellt dem Prozessor **idealerweise** die meisten benötigten Daten zur Verfügung
- Speichert (i.d.R.) die zuletzt benutzten Daten

Aufbau von Caches: Entwurfsentscheidungen



- Welche Daten werden im Cache **gehalten**?
- Wie werden die Daten **gefunden**?
- Wie werden Daten **ersetzt**?

- Schwerpunkt hier auf Loads
- Stores werden aber ähnlich gehandhabt

Welche Daten werden im Cache gehalten?



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Welche Daten werden im Cache gehalten?

- Idealfall: Cache “**ahnt**” im Voraus, welche Daten der Prozessor benötigen wird und hält diese bereit
- Praxis: Prophezeiungen in der Regel **ungenau**
- Basiere Vorhersagen auf **bisherigem** Verhalten
 - **Zeitliche Lokalität**: kopiere gerade **benutzte** Daten in den Cache ✓
Bei nächster Verwendung werden die Daten im Cache gefunden (*Cache Hit*).
 - **Räumliche Lokalität**: kopiere **benachbarte** Daten auch in den Cache
 - Blockgröße: Anzahl von Bytes, die immer **zusammen** in den Cache kopiert werden

Aufbau von Caches: Entwurfsentscheidungen



- Welche Daten werden im Cache gehalten?
- Wie werden die Daten gefunden?
- Wie werden Daten ersetzt?

Welche Daten werden im Cache gehalten?




TECHNISCHE
UNIVERSITÄT
DARMSTADT


Annahme:

Wir speichern nur 8 Wörter im Cache
(**Kapazität** = 8 Wörter oder 32 Bytes)


Direkt abgebildeter Cache



Direkt abgebildeter Cache: Hardware




Leistung eines direkt abgebildeten Caches



Miss Rate = $\frac{3}{15}$
= 20%

→ Temporale Lokalität
unvermeidbare (compulsory) Misses

Konflikte bei direkt abgebildeten Caches



MIPS Assemblersprache

```

addi $t0, $0, 5
loop: beq  $t0, $0, done
      lw  $t1, 0x4($0)
      lw  $t2, 0x24($0)
      addi $t0, $t0, -1
      j   loop
done:
    
```


V	Tag	Data

- Set 7 (111)
- Set 6 (110)
- Set 5 (101)
- Set 4 (100)
- Set 3 (011)
- Set 2 (010)
- Set 1 (001)
- Set 0 (000)

Miss Rate = $\frac{10}{5 \times 2}$

Hit Rate = $\frac{0}{5 \times 2}$

Konflikte bei direkt abgebildeten Caches



MIPS Assemblersprache

```


addi $t0, $0, 5
loop: beq  $t0, $0, done
      lw   $t1, 0x4($0) ←
      lw   $t2, 0x24($0) ←
      addi $t0, $t0, -1
      j    loop
done:
    
```

V	Tag	Data	
0			Set 7 (111)
0			Set 6 (110)
0			Set 5 (101)
0			Set 4 (100)
0			Set 3 (011)
0			Set 2 (010)
1	00...00 00...01	mem[0x00...04] mem[0x00...24]	Set 1 (001)
0			Set 0 (000)

Miss Rate = 10/10
= 100% ←

Konflikt (Conflict) Misses

N-Wege Assoziativer Cache





Leistung eines N-Wege assoziativen Caches

MIPS Assemblersprache

```

addi $t0, $0, 5
loop: beq  $t0, $0, done
      lw  $t1, 0x4($0)
      lw  $t2, 0x24($0)
      addi $t0, $t0, -1
      j   loop
done:
    
```



$$\text{Miss Rate} = \frac{2}{10}$$

Weg 1			Weg 0		
V	Tag	Data	V	Tag	Data
1	000...10	[0x24]	1	000...0	[0x4]

1 ✓

Leistung eines N-Wege assoziativen Caches

MIPS Assemblersprache

```

addi $t0, $0, 5
loop: beq  $t0, $0, done
      lw   $t1, 0x4($0)
      lw   $t2, 0x24($0)
      addi $t0, $t0, -1
      j    loop
done:
    
```

Miss Rate = 2/10
= 20%

Assoziativität reduziert
Konflikt-Misses

Weg 1


Weg 0

Weg 1			Weg 0		
V	Tag	Data	V	Tag	Data
0			0		
0			0		
1	00...10	mem[0x00...24]	1	00...00	mem[0x00...04]
0			0		

Set 3
Set 2
Set 1
Set 0

Vollassoziativer Cache

8-Weg



- Keine Konflikt-Misses
- Kostet viel Hardware

Zeitplan für den Rest des Semesters



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- **20.06:** - Caches, Virtueller Speicher
- **27.06:** - Evaluation des Kurses (am Anfang der Vorlesung)
 - Ein-/Ausgabegeräten
 - Zusammenfassung
- **04.07:** - Probefragen für die Klausur
 - sollten davor **von selber** durchgearbeitet
- **11.07:** - Vortrag auf Englisch (wird nicht auf der Klausur stehen):
 - Weiterführende Themen der Mikroarchitektur
 - ARM Architektur
- **18.07:** - Klausur, 10 Uhr – 11:30 Uhr
 - wo die stattfindet, wird in der Woche davor durch Moodle bekanntgegeben

Die Sprechstunde von Prof. Harris (Mi., 13:30 – 14:30 Uhr) fällt diese Woche (22.06.) aus.

Caches: Begriffe



Kapazität (capacity, C): $C = 8 \times 4 \text{ Bytes} = 32 \text{ Bytes}$

- Anzahl der im Cache speicherbaren Bytes

Daten

Blockgröße (block size, b):

- Anzahl der auf einen Satz in den Cache geladenen Bytes

$b = 4 \text{ Bytes}$

Blockanzahl ($B = C/b$):

- Anzahl von Blöcken im Cache: $B = C/b$

$$\frac{32 \text{ Bytes}}{4 \text{ Bytes}} = 8$$

Assoziativitätsgrad (degree of associativity, N):

$N = 2$

- Anzahl von Blöcken in einer Assoziativitätsmenge (kurz: Menge)

Anzahl von Mengen ($S = B/N$):

Direkt: $S = \frac{8}{1} = 8$

- Jede Speicheradresse wird auf genau eine Menge abgebildet

2-Weg mengenassoziativ $S = \frac{8}{2} = 4$


Welche Daten werden im Cache gehalten?

Basierere Vorhersagen auf **bisherigem** Verhalten

- **Zeitliche Lokalität:** kopiere gerade **benutzte** Daten in den Cache. Bei nächster Verwendung werden die Daten im Cache gefunden (*Cache Hit*). ✓
- **Räumliche Lokalität:** kopiere **benachbarte** Daten auch in den Cache
 - Blockgröße: Anzahl von Bytes, die immer **zusammen** in den Cache kopiert werden

jetzt

Wiederholung: Leistung eines direkt abgebildeten Caches



MIPS Assemblersprache

```

addi $t0, $0, 5
loop: beq  $t0, $0, done
      lw  $t1, 0x4($0) ←
      lw  $t2, 0xC($0) ←
      lw  $t3, 0x8($0) ←
      addi $t0, $t0, -1
      j   loop
done:
    
```

V	Tag	Data	
0			Set 7 (111)
0			Set 6 (110)
0			Set 5 (101)
0			Set 4 (100)
1	00...00	mem[0x00...0C]	Set 3 (011)
1	00...00	mem[0x00...08]	Set 2 (010)
1	00...00	mem[0x00...04]	Set 1 (001)
0			Set 0 (000)

Miss Rate = 3 / 15
= 20%


Räumliche Lokalität



$b \times W \rightarrow W \times D, D(\$0)$
 $W \dots 0x0$
 Adresse

Blockgröße erhöhen:



- Blockgröße, $b = 4$ Wörter
- $C = 8$ Wörter
- **Direkt abgebildeter** Cache (1 Block pro Menge)
- Blockanzahl, $B = C/b = 8/4 = 2$



Cache mit erhöhter Blockgröße



Block Offset




Leistung eines direkt abgebildeten Caches mit erhöhter Blockgröße




```

addi $t0, $0, 5
loop: beq  $t0, $0, done
      lw  $t1, 0x4($0)
      lw  $t2, 0xC($0)
      lw  $t3, 0x8($0)
      addi $t0, $t0, -1
      j   loop
done:
    
```



Miss Rate = $\frac{1}{15}$



Leistung eines direkt abgebildeten Caches mit erhöhter Blockgröße



```


addi $t0, $0, 5
loop:  beq  $t0, $0, done
      lw   $t1, 0x4($0)
      lw   $t2, 0xC($0)
      lw   $t3, 0x8($0)
      addi $t0, $t0, -1
      j    loop
done:

```

Miss Rate = 1/15

= 6.67% ✓

- Erhöhte Blockgröße
- reduziert unvermeidbare (compulsory) Misses durch räumliche Parallelität



Zusammenfassung: Aufbau von Caches

- Kapazität: **C** *Daten*
- Blockgröße: **b**
- Blockanzahl: **$B = C/b$**]
- Assoziativitätsgrad: **N** ←
- Anzahl von Mengen (Sets): **$S = B/N$** ←

Name	Assoziativitätsgrad (N)	Anzahl von Mengen ($S = B/N$)
Direkt abgebildete	1	B
N-Wege Mengenassoziativ	$1 < N < B$	B / N
Vollassoziativ	B	1

Kapazitäts-Misses ←

Ein Cache könnte zu klein sein, alle benötigten Daten auf einmal zu halten

- Wenn der Cache schon voll ist, müssen Daten entfernt werden ←
 - z.B. Datum Y könnte entfernt werden bei Zugriff auf neues Datum X
- Ein Kapazitäts-Miss tritt auf, wenn das Programm dann wieder auf Datum Y zugreift

In assoziativen Caches muss entschieden werden, welches Datum entfernt werden soll

- **Least Recently Used (LRU) Ersatz:** den Block entfernen, den wir am längsten nicht benutzt haben

Ersetzen mit LRU-Schema

MIPS Assemblersprache


```
lw $t0, 0x04($0) ←
lw $t1, 0x24($0) ←
lw $t2, 0x54($0) ←
```

Handwritten notes for LRU calculation:

- 0000 [0100] 4 (with a red 'X' over the 0100)
- (5)
- 0010 [0100] 24
- Weg 1 (red)
- Weg 0 (red)


Handwritten notes:

- b = 1 Wort
- C = 8 Wörter



Mengennummer

3 (11)
2 (10)
1 (01) ←
0 (00)



Mengennummer

3 (11)
2 (10)
1 (01)
0 (00)

Ersetzen mit LRU-Schema

MIPS Assemblersprache

```
lw $t0, 0x04($0)
lw $t1, 0x24($0)
lw $t2, 0x54($0)
```

MR = 100%

(a)

Weg 1				Weg 0			Mengennummer
V	U	Tag	Data	V	Tag	Data	
0	0			0			(11)
0	0			0			(10)
1	0	00...010	mem[0x00...24]	1	00...000	mem[0x00...04]	(01)
0	0			0			(00)

(b)

Weg 1				Weg 0			Mengennummer
V	U	Tag	Data	V	Tag	Data	
0	0			0			(11)
0	0			0			(10)
1	1	00...010	mem[0x00...24]	1	00...101	mem[0x00...54]	(01)
0	0			0			(00)

1 0 0 0 ... [0x4]

Arten von Cache Misses

- **Unvermeidbare (Compulsory):** beim ersten Zugriff auf Daten
 - **Kapazität:** der Cache ist zu klein, um alle benötigten Daten zu halten
 - **Konflikt:** mehrere Daten müssten sich am gleichen Ort in Cache befinden
- Miss-Kosten (Miss penalty):** die benötigte Zeit, um die Daten aus unteren Ebenen der Speicher-Hierarchie zu holen



Welche Daten werden im Cache gehalten?

- Kürzlich zuvor gebrauchte Daten (zeitliche Lokalität)
- Benachbart liegende Daten (räumliche Lokalität, Verwendung von größeren Blöcken)

Wie werden die Daten gefunden?


- Datenadresse bestimmt:
 - Menge ←
 - Wort innerhalb eines Blocks ← *Block Offset*
- In assoziativen Caches, Daten können in einem von mehreren Wegen sein

Wie werden Daten ersetzt?

LRU-Schemen

- Der älteste nicht gebrauchte Weg einer Menge wird ersetzt ↓


Miss Rate von Daten



- Größere Caches reduzieren Kapazitäts-Misses
- Höherer Assoziativitätsgrad reduziert Konflikt-Misses

adaptiert vom Patterson & Hennessy, *Computer Architecture: A Quantitative Approach*

Miss Rate von Daten




- Größere Blöcke reduzieren unvermeidbare (compulsory) Misses
- Größere Blöcke steigern Konflikt-Misses

Multi-Level Caches


Größere Caches erreichen niedrigere Miss Rates,
aber haben längere Zugriffszeiten

- Wir können die **Cachehierarchie erweitern**:
 - **Level 1 (L1)**: klein aber schnell
 - z.B. 16 KB, 1 Takt
 - **Level 2 (L2)**: größer aber langsamer ✓
 - z.B. 256 KB, 2-6 Takte
 - ...wären auch weitere Ebenen möglich ✓
 - Heute: bis zu L4 im praktischen Einsatz

Intel Pentium III Chip



Speicherhierarchie



- **Physikalischer Speicher:** DRAM (Hauptspeicher)
- **Virtueller Speicher:** Festplatte

Langsam, gross, günstig

Virtueller Speicher: Festplatte




TECHNISCHE
UNIVERSITÄT
DARMSTADT

- Bietet die Illusion, dass der Speicher größer ist
 - ... ohne die Kosten von DRAM
- Hauptspeicher (DRAM) wirkt als Cache für die Festplatte

Die Festplatte

Magnet-
platten




SSD
→ Schreiben
langsam

Lese/Schreib-
zeiger

Es dauert Millisekunden um den Zeiger zu bewegen

Virtueller Speicher

- Jedes Programm benutzt virtuelle Adressen
- Alle Daten stehen im virtuellen Speicher
- Hauptspeicher (physikalischer Speicher) wirkt als Cache für virtuellen Speicher
 - Eine Untermenge der Daten des virtuellen Speichers steht im Hauptspeicher
 - CPU versucht, die Daten erstmals im Hauptspeicher zu finden
 - Wenn dort nicht gefunden, werden die Daten vom virtuellen Speicher (Festplatte) geholt




Vergleich der Terminologie: Cache / Virtueller Speicher


Hauptspeicher (physikalischer Speicher) wirkt
als Cache für virtuellen Speicher

Cache	Virtueller Speicher
Block	Seite (Page) ←
Blockgröße	Seitengröße ←
Blockdistanz (Block Offset)	Seitendistanz (Page Offset) ←
Miss	Seitenfehler (Page Miss) ←
Tag	Virtuelle Seitennummer ← ✓

Virtueller Speicher: Begriffe


- **Seitengröße:** Anzahl der Bytes, die auf ein Mal von Festplatte zum Hauptspeicher geliefert wird
- **Adressübersetzung:** die Hauptspeicheradresse (physikalische Adresse, PA) eines Datums wird aus der virtuellen Adresse (VA) bestimmt
- **Seitentabelle (Page Table):** Tabelle für die Adressübersetzung 

Virtuelle und Physikalische Adressen



- Die meisten Zugriffe werden **im Hauptspeicher** (i.d.R. GBs an physikalischem Speicher) gefunden werden
- Aber Programme haben die große Kapazität der Festplatte (i.d.R. TBs) als virtuellem Speicher zur Verfügung

Adressübersetzung



Beispiel: Virtueller Speicher



■ System:

- Größe des virtuellen Speichers: 2 GB = 2^{31} Bytes 2GB
- Größe des physikalischen Speichers: 128 MB = 2^{27} Bytes ↑
- Seitengröße (Page Size): 4 KB = 2^{12} Bytes └┘

$2^1 \times 2^{30}$


Beispiel: Virtueller Speicher

■ System:

- Größe des virtuellen Speichers: 2 GB = 2^{31} Bytes
- Größe des physikalischen Speichers: 128 MB = 2^{27} Bytes
- Seitengröße (Page Size): 4 KB = 2^{12} Bytes

■ Organisation:

- Virtuelle Adresse: 31 Bits
- Physikalische Adresse: **27** Bits
- Seitendistanz (Page Offset): **12** Bits
- # virtuelle Seiten = $2^{31}/2^{12} = 2^{19}$ (VSN = 19 Bits)
- # physikalische Seiten = $2^{27}/2^{12} = 2^{15}$ (PSN = 15 Bits)



Beispiel: Virtueller Speicher



- 19-Bit virtuelle Seitennummer
- 15-Bit physikalische Seitennummer

Seitennummer

V.A.

7FFF D040

P.A. = 0

040

Physikalische
Seiten-
nummer

Physikalische Adressen

7FFF	0x7FFF000 - 0x7FFFFF
7FFE	0x7FFE000 - 0x7FEFFF
⋮	⋮
0001	0x0001000 - 0x0001FFF
0000	0x0000000 - 0x0000FFF

Physikalischer Speicher

Virtuelle Adressen

0x7FFF000 - 0x7FFFFF
0x7FFE000 - 0x7FEFFF
0x7FFD000 - 0x7FFDFFF
0x7FFC000 - 0x7FFCFFF
0x7FFB000 - 0x7FFBFFF
0x7FFA000 - 0x7FFAFFF
0x7FF9000 - 0x7FF9FFF
⋮
0x00006000 - 0x00006FFF
0x00005000 - 0x00005FFF
0x00004000 - 0x00004FFF
0x00003000 - 0x00003FFF
0x00002000 - 0x00002FFF
0x00001000 - 0x00001FFF
0x00000000 - 0x00000FFF

Virtueller Speicher


Virtuelle
Seiten-
nummer

7FFFF
7FFFE
7FFFD
7FFFC
7FFFB
7FFFA
7FFF9
⋮
00006
00005
00004
00003
00002
00001
00000

Beispiel: Virtueller Speicher



Welche physikalische Adresse entspricht der virtuellen Adresse **0x247C**?



**Physikalische
Seiten-
nummer**

Physikalische Adressen

7FFF	0x7FFF000 - 0x7FFFFFFF
7FFE	0x7FFE000 - 0x7FEFFFFF
⋮	⋮
0001	0x0001000 - 0x0001FFFF
0000	0x0000000 - 0x0000FFFF

Physikalischer Speicher

Virtuelle Adressen

0x7FFFF000 - 0x7FFFFFFF
0x7FFFE000 - 0x7FFFEFFF
0x7FFFD000 - 0x7FFFDFFF
0x7FFFC000 - 0x7FFFCFFF
0x7FFFB000 - 0x7FFFBFFF
0x7FFFA000 - 0x7FFFAFFF
0x7FFF9000 - 0x7FFF9FFF
⋮
0x00006000 - 0x00006FFF
0x00005000 - 0x00005FFF
0x00004000 - 0x00004FFF
0x00003000 - 0x00003FFF
0x00002000 - 0x00002FFF
0x00001000 - 0x00001FFF
0x00000000 - 0x00000FFF

Virtueller Speicher

**Virtuelle
Seiten-
nummer**

7FFFF
7FFFE
7FFFD
7FFFC
7FFFB
7FFFA
7FFF9
⋮
00006
00005
00004
00003
00002
00001
00000

Beispiel: Virtueller Speicher



Welche physikalische Adresse entspricht der virtuellen Adresse **0x247C**?

- VSN = **0x2**
- VSN 0x2 entspricht PSN **0x7FFF**
- Die niederwertigen 12 Bits (Seitendistanz / page offset) sind gleich (**0x47C**)
- Demnach ist die physikalische Adresse = **0x7FFF47C**

**Physikalische
Seiten-
nummer**

Physikalische Adressen

7FFF	0x7FFF000 - 0x7FFFFF
7FFE	0x7FFE000 - 0x7FEFFF
⋮	⋮
0001	0x0001000 - 0x0001FFF
0000	0x0000000 - 0x0000FFF

Physikalischer Speicher

Virtuelle Adressen

0x7FFFF000 - 0x7FFFFFFF	7FFFF
0x7FFFE000 - 0x7FFFEFFF	7FFFE
0x7FFFD000 - 0x7FFFDFFF	7FFFD
0x7FFFC000 - 0x7FFFCFFF	7FFFC
0x7FFFB000 - 0x7FFFBFFF	7FFFB
0x7FFFA000 - 0x7FFFAFFF	7FFFA
0x7FFF9000 - 0x7FFF9FFF	7FFF9
⋮	⋮
0x00006000 - 0x00006FFF	00006
0x00005000 - 0x00005FFF	00005
0x00004000 - 0x00004FFF	00004
0x00003000 - 0x00003FFF	00003
0x00002000 - 0x00002FFF	00002
0x00001000 - 0x00001FFF	00001
0x00000000 - 0x00000FFF	00000

Virtueller Speicher

**Virtuelle
Seiten-
nummer**

Wie übersetzen wir Adressen?



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Seitentabelle (Page table)

- Jede virtuelle Speicherseite hat einen Eintrag in der Tabelle
- Jeder Eintrag besteht aus:
 - **Gültigkeits-Bit (Valid bit):** 1 wenn die virtuelle Seite im physikalischen Speicher steht, sonst 0 (sie müsste von der Festplatte geholt werden)
 - **Physikalische Seitennummer:** wo im Hauptspeicher die Seite steht


Beispiel: Seitentabelle (Page Table)



**Virtuelle
Adresse**

Virtuelle Seitennummer	Seiten- distanz
0x00002	47C

VSN (Virtuelle
Seitennummer) ist
der **Index** in der
Seitentabelle



Beispiel 1: Seitentabelle



Welche physikalische Adresse
entspricht der virtuellen Adresse
0x5F20?

V	Physikalische Seitennummer
0	
0	
1	0x0000
1	0x7FFE
0	
0	
	⋮
0	
0	
1	0x0001
0	
0	
1	0x7FFF
0	
0	

Hit | 15

Seitentabelle

5
4
3
2
1
0


P.A. → 0001 F20

Beispiel 1: Seitentabelle

Welche physikalische Adresse entspricht der virtuellen Adresse **0x5F20**?

- VSN = **5**
- Eintrag auf Index 5 in der Seitentabelle zeigt, dass VSN 5 in der physikalischen Seite **1** steht
- Die physikalische Adresse ist damit: **0x1F20**

Virtuelle Adresse



Beispiel 2: Seitentabelle

Welche physikalische Adresse
entspricht der virtuellen Adresse
0x73E0?

V	Physikalische Seitennummer
0	
0	
0	0x0000
1	0x7FFE
0	
0	
	⋮
0	0x0000
0	
0	0x0001
0	
0	
1	0x7FFF
0	
0	

Hit

15

Seitentabelle

Handwritten annotations: A red 'V' is written above the first column. A red box highlights the first row (V=0). A red '0' is written next to the second row. A red '1' is written next to the third row, which is crossed out with a red 'X'. A red '1' is written next to the fourth row, which is also crossed out with a red 'X'. A red '0' is written next to the fifth row. A red '0' is written next to the sixth row. A red '0' is written next to the seventh row. A red '0' is written next to the eighth row. A red '1' is written next to the ninth row. A red '0' is written next to the tenth row. A red '0' is written next to the eleventh row. A red '0' is written next to the twelfth row. A red '0' is written next to the thirteenth row. A red '0' is written next to the fourteenth row. A red '0' is written next to the fifteenth row. A red '0' is written next to the sixteenth row. A red '0' is written next to the seventeenth row. A red '0' is written next to the eighteenth row. A red '0' is written next to the nineteenth row. A red '0' is written next to the twentieth row. A red '0' is written next to the twenty-first row. A red '0' is written next to the twenty-second row. A red '0' is written next to the twenty-third row. A red '0' is written next to the twenty-fourth row. A red '0' is written next to the twenty-fifth row. A red '0' is written next to the twenty-sixth row. A red '0' is written next to the twenty-seventh row. A red '0' is written next to the twenty-eighth row. A red '0' is written next to the twenty-ninth row. A red '0' is written next to the thirtieth row. A red '0' is written next to the thirty-first row. A red '0' is written next to the thirty-second row. A red '0' is written next to the thirty-third row. A red '0' is written next to the thirty-fourth row. A red '0' is written next to the thirty-fifth row. A red '0' is written next to the thirty-sixth row. A red '0' is written next to the thirty-seventh row. A red '0' is written next to the thirty-eighth row. A red '0' is written next to the thirty-ninth row. A red '0' is written next to the fortieth row. A red '0' is written next to the forty-first row. A red '0' is written next to the forty-second row. A red '0' is written next to the forty-third row. A red '0' is written next to the forty-fourth row. A red '0' is written next to the forty-fifth row. A red '0' is written next to the forty-sixth row. A red '0' is written next to the forty-seventh row. A red '0' is written next to the forty-eighth row. A red '0' is written next to the forty-ninth row. A red '0' is written next to the fiftieth row. A red '0' is written next to the fifty-first row. A red '0' is written next to the fifty-second row. A red '0' is written next to the fifty-third row. A red '0' is written next to the fifty-fourth row. A red '0' is written next to the fifty-fifth row. A red '0' is written next to the fifty-sixth row. A red '0' is written next to the fifty-seventh row. A red '0' is written next to the fifty-eighth row. A red '0' is written next to the fifty-ninth row. A red '0' is written next to the sixtieth row. A red '0' is written next to the sixty-first row. A red '0' is written next to the sixty-second row. A red '0' is written next to the sixty-third row. A red '0' is written next to the sixty-fourth row. A red '0' is written next to the sixty-fifth row. A red '0' is written next to the sixty-sixth row. A red '0' is written next to the sixty-seventh row. A red '0' is written next to the sixty-eighth row. A red '0' is written next to the sixty-ninth row. A red '0' is written next to the seventieth row. A red '0' is written next to the seventy-first row. A red '0' is written next to the seventy-second row. A red '0' is written next to the seventy-third row. A red '0' is written next to the seventy-fourth row. A red '0' is written next to the seventy-fifth row. A red '0' is written next to the seventy-sixth row. A red '0' is written next to the seventy-seventh row. A red '0' is written next to the seventy-eighth row. A red '0' is written next to the seventy-ninth row. A red '0' is written next to the eightieth row. A red '0' is written next to the eighty-first row. A red '0' is written next to the eighty-second row. A red '0' is written next to the eighty-third row. A red '0' is written next to the eighty-fourth row. A red '0' is written next to the eighty-fifth row. A red '0' is written next to the eighty-sixth row. A red '0' is written next to the eighty-seventh row. A red '0' is written next to the eighty-eighth row. A red '0' is written next to the eighty-ninth row. A red '0' is written next to the ninetieth row. A red '0' is written next to the ninety-first row. A red '0' is written next to the ninety-second row. A red '0' is written next to the ninety-third row. A red '0' is written next to the ninety-fourth row. A red '0' is written next to the ninety-fifth row. A red '0' is written next to the ninety-sixth row. A red '0' is written next to the ninety-seventh row. A red '0' is written next to the ninety-eighth row. A red '0' is written next to the ninety-ninth row. A red '0' is written next to the hundredth row.

Beispiel 2: Seitentabelle

Welche physikalische Adresse entspricht der virtuellen Adresse **0x73E0**?

- VSN = 7
- Eintrag auf Index 7 in der Seitentabelle ist nicht gültig (V=0), die Seite ist also nicht im physikalischen Speicher präsent
- Die virtuelle Seite muss in den physikalischen Speicher von der Festplatte geholt werden (paged)
 - Historisch verwendet: "Swapped"
 - Damalige Bedeutung: Prozesse können nur im **Ganzen** eingelagert / ausgelagert werden
 - Paging erlaubt dagegen das Einlagern / Auslagern **einzelner** Speicherseiten

Virtuelle Adresse

Virtuelle Seitennummer	Seiten-distanz
0x00007	3E0

19

Physikalische
Seitennummer

V	Physikalische Seitennummer
0	
0	
1	0x0000
1	0x7FFE
0	
0	
	⋮
0	
0	
1	0x0001
0	
0	
1	0x7FFF
0	
0	

Seitentabelle

Hit

15

Herausforderungen beim Aufbau von Seitentabellen



- **Die Seitentabelle ist gross**
 - steht häufig auch im physikalischen Speicher (und braucht dort Platz!)
- Alle Lese-/Schreibbefehle fordern **2 Hauptspeicherzugriffe**
 - einmal auf die Übersetzung (Zugriff auf Seitentabelle) ¹
 - einmal auf die eigentlichen Daten (nach der Übersetzung) ²
- **Halbiert den Speicherdurchsatz**
 - *Kann man aber schlauer anstellen ...*

Translation Lookaside Buffer (TLB)



TECHNISCHE
UNIVERSITÄT
DARMSTADT






- Ein kleiner Cache für die neuesten Übersetzungen
- Die meisten Speicherzugriffe werden jetzt nur einen Hauptspeicherzugriff erfordern

Translation Lookaside Buffer (TLB)

Seitentabellenzugriffe haben hohe zeitliche Lokalität, da:

- Ursprüngliche Datenzugriffe haben selber hohe zeitliche und räumliche Lokalität
- Die Seitengröße ist (relativ) groß, aufeinanderfolgende Lese-/Schreibbefehle werden oftmals auf die gleiche Seite zugreifen

TLB


- **Klein:** 
 - Zugriff ≤ 1 Takt
 - Typischerweise 16 - 512 Einträge 
 - Vollassoziativ 
 - Typischerweise > 99 % Hit Rates 
- Die meisten der Lese-/Schreibbefehle erfordern damit nur **einen Hauptspeicherzugriff** 

Beispiel: TLB mit zwei Einträgen



Programm

Virtuelle
Adresse



Zeitplan für den Rest des Semesters



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- **Heute:**
 - Evaluation des Kurses
 - Ein-/Ausgabegeräten
 - Zusammenfassung

- **04.07:**
 - Probefragen für die Klausur (werden ab 29.06.2016 auf der Webseite stehen)
 - sollten davor **von selber** durchgearbeitet

- **11.07:**
 - Vortrag auf Englisch (wird nicht auf der Klausur stehen):
 - Weiterführende Themen der Mikroarchitektur
 - ARM Architektur

- **18.07:**
 - Klausur, 10 Uhr – 11:30 Uhr
 - wo die stattfindet, wird in der Woche davor durch Moodle bekanntgegeben

Evaluation der Vorlesung

Rechnerorganisation

Organisatorisch:

Ich brauche 2 Studierende, die alle Bögen zur
Fachschaft Informatik zurückbringen werden:

- Gebäude S2/02 (Piloty) Raum D120

Evaluation der Vorlesung


Rechnerorganisation

Teil 5 (Freie Fragen):

5.1. Ein vorlesungsbegleitendes Praktikum (3 CP) wäre für das Verständnis der Vorlesung hilfreich.

5.2. Ich wäre bereit mehrere Stunden (3-5) wöchentlich für ein vorlesungsbegleitendes Praktikum aufzuwenden.

Speicherhierarchie



- **Physikalischer Speicher:** DRAM (Hauptspeicher)
- **Virtueller Speicher:** Festplatte

Langsam, gross, günstig

Virtueller Speicher

Jedes Programm erzeugt **virtuelle Adressen**

- Der ganze Bereich der virtuellen Adressen steht auf der Festplatte
- Eine Untermenge der virtuellen Adressen steht im Hauptspeicher
- Der Prozessor erzeugt virtuelle Adressen und muss diese in physikalische Adressen übersetzen (durch die TLB und Seitentabelle)
- Daten, die im DRAM nicht gefunden sind, müssen von der Festplatte geholt werden

Speicherschutz (Memory Protection)

Hier vereinfacht angenommen: ein Programm ist ein *Prozess*

Jeder Prozess hat seine **eigene Seitentabelle**, damit gilt:


- Jeder Prozess kann **den ganzen Adressraum** benutzen – ohne sich Sorgen machen zu müssen welche Adressen die anderen Prozesse benutzen
 - Zwei Prozesse können die *gleiche virtuelle* Adresse für zwei *verschiedene* Variablen verwenden
 - Ein Prozess muss nicht die Adressvergabe eines anderen Prozesses berücksichtigen
- Ein Prozess kann **nur auf die physikalischen Seiten zugreifen**, die in seiner **eigenen Seitentabelle** stehen
 - Damit kann der Speicher anderer Prozessen nicht überschrieben werden
 - Ein Prozess (z.B. Virus) kann den Speicher eines anderen Prozesses nicht korrumpieren

Zusammenfassung vom virtuellem Speicher

- Virtueller Speicher erhöht die zugängliche **Speicherkapazität**
- Eine **Untermenge** der virtuellen Seiten wird im physikalischen Speicher gehalten
- Eine **Seitentabelle** zeigt an, wo die virtuellen Seiten im physikalischen Speicher stehen – und erlaubt so die **Adressübersetzung**
- Ein **TLB** beschleunigt die Adressübersetzung
- Da Prozesse ihre eigenen Seitentabellen haben, erlaubt virtueller Speicher auch **Speicherschutz (memory protection)**

Ein-/Ausgabegeräten (I/O Devices)

- Verschiedene Untereinheiten
- Kommunikation untereinander
 - durch einen gemeinsamen Bus



Zugriff auf Ein-/Ausgabegeräten



2 Vorgehensweise:

1. **Getrennter Adressbereich** für Bus: Speicher, Ein-/Ausgabegeräte
2. **Speichereinblendung von Ein-/Ausgabegeräten** (Memory-mapped I/O):
 - Ein-/Ausgabegeräte benutzen den gleichen Adressbereich wie Speicher: Blende Busadressen in normalen Adressraum ein.
 - Dabei kann der Prozessor die normalen Lade-/Schreibbefehle (`lw`, `sw`) benutzen um den Speicher **oder** die Ein-/Ausgabegeräte zuzugreifen

Hardware

Zugriff auf Ein-/Ausgabegeräten: Beispiele



2 Vorgehensweise:

1. **Getrennter Adressbereich** für Bus: braucht Spezielle Instruktionen (programmed I/O)

Beispiel: `swio $s1, 0x60($0)`

Schreibt den Inhalt des `$s1` Registers an I/O Adresse 60

Beispiel: `lwio $t3, 0x40($0)`

Liest I/O Adresse 40 und schreibt das Ergebnis in Register `$t3`

2. **Speichereinblendung von Ein-/Ausgabegeräten**
(Memory-mapped I/O):

Beispiel: `sw $s1, 0x28($0)`

Beispiel: `lw $t3, 0x52($0)`

Zugriff auf Ein-/Ausgabegeräten



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Nachteil des getrennten Adressbereichs:

- Zusätzliche Instruktionen 
- Ungünstig: Instruktionsbits sind rares Gut

Memory-mapped I/O: Heute überwiegend verwendet 

Speichereinblendung von Ein-/Ausgabegeräten

Prozessoren greifen auf Ein-/Ausgabegeräte (z.B. Tastaturen, Monitore, und Drucker) zu genau **wie auf Daten im Speicher**


- Ein oder mehrere Adressen sind einem Gerät zugewiesen
- Wenn auf diese Adressen zugegriffen wird, werden die Daten vom **Gerät** gelesen oder geschrieben (statt vom Speicher!)

- Eine Untermenge der Adressen sind den Ein-/Ausgabegeräten zugewiesen,

- z.B., Adressen 0xF0000000 bis 0xFFFFFFFF könnten dafür reserviert sein
- Konkrete Zuordnung hängt von Rechnerarchitektur und Betriebssystem ab
- Wird oftmals beim Starten des Betriebssystems ausgegeben:


```
...  
uhci_hcd 0000:00:1d.1: UHCI Host Controller  
uhci_hcd 0000:00:1d.1: new USB bus registered, assigned bus number 7  
uhci_hcd 0000:00:1d.1: irq 19, io base 0x0000d400  
usb usb7: New USB device found, idVendor=1d6b, idProduct=0001  
...
```

MIPS Speicherorganisation




Speichereinblendung von Ein-/Ausgabegeräten


Benutzen den gleichen Bus wie der Speicher



Speicherschnittstelle



Erweiterung der Hardware für Ein-/Ausgabegeräte



Hardware für Ein-/Ausgabegeräte

▪ Adressdekodierer:

- Dekodiert die Adresse um festzustellen, auf welches Gerät (E/A-Gerät oder Speicher) der Prozessor zugreifen möchte

▪ Ein-/Ausgaberegister:

- Beim **Schreiben** auf ein Gerät: Enthält Werte, die der Prozessor zu den Ein-/Ausgabegeräten schreibt

▪ Multiplexer:


- Beim **Lesen** von einem Gerät: Wählt zwischen Geräten und Speicher eine Quelle für die Daten aus, die dem Prozessor geschickt werden

Beispiel: Zugriff auf Ein-/Ausgabegeräte

Annahme: dem Ein-/Ausgabegerät 1 ist die Adresse 0xFFFFF010 zugewiesen

- Übertragen Sie den Wert 42 auf das I/O Gerät 1
- Lesen Sie den Wert vom I/O Gerät 1
ins Register $\$t3$

$lw \$t3, 0xF010(\$0)$




Beispiel: Zugriff auf Ein-/Ausgabegeräte

Annahme: dem Ein-/Ausgabegerät 1 ist die Adresse 0xFFFFF010 zugewiesen

- Übertragen Sie den Wert 42 auf das I/O Gerät 1

```
addi $t0, $0, 42  
sw $t0, 0xF010($0)
```




Beispiel: Zugriff auf Ein-/Ausgabegeräte

Annahme: dem Ein-/Ausgabegerät 1 ist die Adresse 0xFFFFF010 zugewiesen

- Lesen Sie den Wert vom I/O Gerät 1 ins Register `$t3`

```
lw $t3, 0xF010($0)
```



Aufbau des Adressdekodierers



Adressbereiche:

Speicher: $0x00000000$ – $0x9FFFFFFF$


I/O: $0xF0000000$ – $0xFFFFFFFF$

Gerät 1: $0xFFFFF010$

Gerät 2: $0xFFFFF000$ – $0xFFFFF00F$

WE2 = MemWrite AND

*(Address \geq $0xFFFFF000$)
AND
(Address \leq $0xFFFFF00F$)*



Aufbau des Adressdekodierers



Adressbereiche:

Speicher: $0x00000000$ - $0x9FFFFFFF$

I/O: $0xF0000000$ - $0xFFFFFFFF$

Gerät 1: $0xFFFFF010$

Gerät 2: $0xFFFFF000$ - $0xFFFFF00F$


Naive Ansatz:

$WE1 = (\text{Address} == 0xFFFFF010)$

$WE2 = (\text{Address} \geq 0xFFFFF000) \text{ AND } (\text{Address} \leq 0xFFFFF00F)$

$WEM = (\text{Address} \geq 0x00000000) \text{ AND } (\text{Address} \leq 0x9FFFFFFF)$

MemWrite AND, n1



Aufbau des Adressdekodierers



Adressbereiche:

Speicher: $0x00000000$ - $0x9FFFFFFF$

I/O: $0xF0000000$ - $0xFFFFFFFF$


Gerät 1: $0xFFFFF010$

Gerät 2: $0xFFFFF000$ - $0xFFFFF00F$

Besserer Ansatz:

$SELIO = Address[31] \text{ AND } Address[29]$

$SELM = \sim(SELIO)$



Aufbau des Adressdekodierers



Adressbereiche:

Speicher: 0x00000000 - 0x9FFFFFFF

I/O: 0xF0000000 - 0xFFFFFFFF

Gerät 1: 0xFFFF010 *0001 0000*

Gerät 2: 0xFFFF000 - 0xFFFF00F

~ = NOT

Besserer Ansatz:

$SELIO = Address[31] \text{ AND } Address[29]$

$SEL1 = SELIO \text{ AND } Address[4]$


$SEL2 = SELIO \text{ AND } \sim Address[4]$

$WE1 = SEL1 \text{ AND } MemWrite$

$WE2 = SEL2 \text{ AND } MemWrite$

$SELM = \sim(SELIO)$

$WEM = SELM \text{ AND } MemWrite$



Aufbau des Adressdekodierers



Adressbereiche:

Speicher: $0x00000000$ – $0x9FFFFFFF$

I/O: $0xF0000000$ – $0xFFFFFFFF$

Gerät 1: $0xFFFFF010$

Gerät 2: $0xFFFFF000$ – $0xFFFFF00F$

Besserer Ansatz:

$SELIO = Address[31] \text{ AND } Address[29]$

$SEL1 = SELIO \text{ AND } Address[4]$


$SEL2 = SELIO \text{ AND } \sim Address[4]$

$WE1 = SEL1 \text{ AND } MemWrite$

$WE2 = SEL2 \text{ AND } MemWrite$

$SELM = \sim(SELIO)$

$WEM = SELM \text{ AND } MemWrite$



if (SEL1) **ReadData = 01**
else if (SEL2) **ReadData = 10**
else **ReadData = 00**

Idee von Bussen


Gemeinsam genutztes Medium

Vorteile:

- Einfache Realisierung
- Wenig Chip-Fläche ←

Nachteile:

- Nur eine Verbindung gleichzeitig (Engpass – bottleneck)




Busorganisation: Initiator/Master und Targets/Slaves



Bus ist Gemeinsame Verbindungen zwischen Komponenten

- Maximal ein **Initiator** / Master gleichzeitig
 - Veranlasst Aktivitäten auf Bus
- Ein oder mehrere **Targets** / Slaves
 - Reagieren auf Aktivitäten auf dem Bus
- **Grundlegende Transaktionen** auf dem Bus
 - Initiator fordert Daten von Target an: Lesezugriff
 - Initiator überträgt Daten zum Target: Schreibzugriff




Busorganisation

In einfachen Systemen


- Nur ein Master, häufig die CPU

In leistungsstärkeren Systemen

- Mehrere Master (multi-master Ansatz, DMA)



Wiederholung: Hardware für Ein-/Ausgabegeräte



Zusammenfassung der Veranstaltung

Lehrstoff:

- Rechnerarchitektur – Assemblersprache (**Kapitel 6**)
- Mikroarchitektur – Aufbau eines Prozessors (**Kapitel 7**)
- Speichersysteme (**Kapitel 8**)

Eine zusammenfassung der Hauptthemen folgt, aber Sie sollten **alle die Folien** der Kapiteln genau anschauen als Vorbereitung für die Klausur.

Kapitel 6: Themen

- **Assembler-Sprache**
- **Maschinensprache**
- **Programmierung**
- **Adressierungsmodi**
- **Compilieren, Assemblieren und Linken**
- **Dies und Das: Pseudobefehle, Ausnahmebehandlung, Gleitkommadarstellung, u.s.w.**

Assemblersprache

- Rechnen: add, sub, and, or, slt, sll, sllv, addi, u.s.w.
- Speicherzugriffe: lw, lh, lb, sw, sh, sb
- Sprung-/Verzweigungsbefehle: beq, bne, j, jal, jr, u.s.w.

MIPS Maschinensprache: Befehlsformate


R-Typ



I-Typ



J-Typ



Sijal

Häufige Konstrukte:

- if/else-Anweisungen
- while-Schleifen
- for-Schleifen
- Feld (Array) zugriffe
- Prozeduraufrufe
- Stack



Adressierungsarten

Operanden für Befehle:

- Aus einem Register

Beispiel: `add $s0, $t1, $s7`

- Direktwert aus Instruktion

Beispiel: `addi $s3, $0, -28`

- Relativ zu einer Basisadresse

Beispiel: `lw $t0, 7($t2)` ←

- Relativ zum Programmzähler (PC + 4)

Beispiel: `beq $s0, $t4, Loop`

- Pseudodirekt

Beispiel: `j done` ←

Kapitel 7: Themen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Microarchitektur

- Analyse der Rechenleistung
- Ein-Takt-Prozessor
- Mehrtakt-Prozessor
- Pipeline-Prozessor
- Ausnahmebehandlung

Rechenleistung eines Prozessors


Ausführungszeit eines Programms


$$\begin{aligned} \text{Ausführungszeit} &= (\# \text{Instruktionen}) (\text{Takte/Instruktion}) (\text{Sekunden/Takt}) \\ &= \underbrace{\# \text{Instruktionen}} \times \underbrace{\text{CPI}} \times \underbrace{T_c} \end{aligned}$$

Definitionen:

- Takte/Instruktion = **CPI** (*cycles per instruction*)
- Sekunden/Takt = **Taktperiode**

MIPS Ein-Takt-Prozessor





Steuerwerk: ALU-Decoder

ALUOp _{1:0}	Bedeutung
00	Addiere
01	Subtrahiere
10	Werte Funct-Feld aus
11	unbenutzt

Eingänge

Ausgänge

ALUOp _{1:0}	Funct	ALUControl _{2:0}
00	X	010 (Add)
X1	X	110 (Subtract)
1X	100000 (add)	010 (Add)
1X	100010 (sub)	110 (Subtract)
1X	100100 (and)	000 (And)
1X	100101 (or)	001 (Or)
1X	101010 (slt)	111 (SLT)

Steuerwerk: Hauptdecoder



Abgänge

Instruktion	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{1:0}
R-Typ	000000	1	1	0	0	0	0	10
lw	100011	1	0	1	0	0	1	00
sw	101011	0	X	1	0	1	X	00
beq	000100	0	X	0	1	0	X	01

ALUOp _{1:0}	Funct	ALUControl _{2:0}
00	X	010 (Add)
X1	X	110 (Subtract)
1X	100000 (add)	010 (Add)
1X	100010 (sub)	110 (Subtract)
1X	100100 (and)	000 (And)
1X	100101 (or)	001 (Or)
1X	101010 (slt)	111 (SLT)

ALUOp _{1:0}	Bedeutung
00	Addiere
01	Subtrahiere
10	Werte Funct-Feld aus
11	unbenutzt

Rechenleistung des Ein-Takt-Prozessors



- $CPI = 1$ ✓

- **Kritischer Pfad:**

$$T_c = t_{pcq_PC} + t_{mem} + \max(t_{RFread}, t_{sext} + t_{mux}) + t_{ALU} + t_{mem} + t_{mux} + t_{RFsetup}$$


In **vielen** Implementierungen: Kritischer Pfad durch

- Speicher, ALU, Registerfeld


Damit:

- $T_c = t_{pcq_PC} + 2t_{mem} + t_{RFread} + t_{mux} + t_{ALU} + t_{RFsetup}$


MIPS Mehrtaktprozessor



Steuerwerk Mehrtaktprozessor



Hauptsteuerwerk für Mehrtakt-CPU



FSM

Rechenleistung des Mehrtaktprozessors



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Instruktionen benötigen unterschiedliche viele Takte:

- 3 Takte : `beq, j`
- 4 Takte : `R-Typ, sw, addi`
- 5 Takte : `lw`

CPI wird bestimmt als gewichteter Durchschnitt

SPECint 2000 Benchmark:

- 25% Laden
- 10% Speichern
- 11% Verzweigungen
- 2% Sprünge
- 52% R-Typ

$$\text{Durchschnittliche CPI} = (0,11 + 0,02)(3) + (0,52 + 0,10)(4) + (0,25)(5) = 4,12$$




Embedded Systems & Applications


Rechenleistung des Mehrtaktprozessors

Kritischer Pfad :

$$T_c = t_{pcq} + t_{mux} + \max(t_{ALU} + t_{mux}, t_{mem}) + t_{setup}$$



MIPS Pipeline Prozessor



Beispiel: Rechenleistung des Pipelined-Prozessors



- SPECint 2000 benchmark:

- 25% loads
- 10% stores
- 11% branches
- 2% jumps
- 52% R-type

Idealerwert:
 $CPI = 1$

- Annahmen:

- 40% der geladenen Daten werden gleich in der **nächsten** Instruktion gebraucht
- 25% aller Verzweigungen werden **falsch** vorhergesagt
- Alle Sprünge erzeugen eine zu entfernende (*flush*) Instruktion

- **Wie hoch ist der durchschnittliche CPI-Wert?**

- Lade/Verzweigungsinstruktionen haben $CPI = 1$ ohne Stall, = 2 mit Stall. Daher:
- $CPI_{lw} = 1 (0,6) + 2 (0,4) = 1,4$
- $CPI_{beq} = 1 (0,75) + 2 (0,25) = 1,25$
- Also:

Durchschnittliche $CPI = (0,25) (1,4) + (0,1) (1,0) + (0,11)(1,25) + (0,02) (2,0) + (0,52)(1,0)$

$= 1,15$

Beispiel: Rechenleistung des Pipelined-Prozessors



Kritischer Pfad des Pipelined-Prozessors:

$$T_c = \max \{$$


- $t_{pcq} + t_{mem} + t_{setup},$
- $2 (t_{RFread} + t_{mux} + t_{eq} + t_{AND} + t_{mux} + t_{setup}),$
- $t_{pcq} + t_{mux} + t_{mux} + t_{mux} + t_{ALU} + t_{setup},$
- $t_{pcq} + t_{memwrite} + t_{setup},$
- $2 (t_{pcq} + t_{mux} + t_{RFwrite}) \}$

Fetch
Decode
Execute
Memory
Writeback

Kapitel 8: Themen

- Speichersysteme: Hierarchie
- Leistungsvergleich von Speichersystemen
- Caches
- Virtueller Speicher
- Speichereinblendung von Ein-/Ausgabegeräten

Wiederholung: Speicherhierarchie



Durch Hierarchie, emuliert das Speichersystem Speicher der **schnell, gross, und günstig** ist.

Leistung eines Speichersystems



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Hit-Rate = # hits / # Speicherzugriffe
= 1 – Miss Rate

Miss-Rate (MR) = # misses / # Speicherzugriffe
= 1 – Hit Rate

Durchschnittliche Speicherzugriffszeit (*average memory access time, AMAT*): Durchschnittliche Zeit, die der Prozessor braucht, um auf ein Datum zuzugreifen

$$AMAT = t_{cache} + MR_{cache} (t_{MM} + MR_{MM} t_{VM})$$




MM = *main memory*, Hauptspeicher

VM = *virtual memory*, Virtueller Speicher


Cache Arten

Caches werden klassifiziert nach **Anzahl von Blöcken** in einer Menge:


- **Direkt abgebildet (*direct mapped*):** Ein Block pro Menge



- **N-Wege Mengenassoziativ (*N-way set associative*):** N Blöcke pro Menge



- **Vollassoziativ (*fully associative*):** Alle Cache Blöcke in einer Menge



Jede Speicheradresse wird genau auf **eine** Menge abgebildet

Zusammenfassung von Caches




- Kapazität: C
- Blockgröße: b
- Blockanzahl: $B = C/b$
- Assoziativitätsgrad: N
- Anzahl von Mengen (Sets): $S = B/N$

Name	Assoziativitätsgrad (N)	Anzahl von Mengen ($S = B/N$)
Direkt abgebildete	1	B
N -Wege Mengenassoziativ	$1 < N < B$	B / N
Vollassoziativ	B	1

Virtueller Speicher

Jedes Programm erzeugt **virtuelle Adressen**


- Der ganze Bereich der virtuellen Adressen steht auf der Festplatte
- Eine Untermenge der virtuellen Adressen steht im Hauptspeicher
- Der Prozessor erzeugt virtuelle Adressen und muss diese in physikalische Adressen übersetzen (TLB, Seitentabelle)
- Daten, die im DRAM nicht gefunden sind, müssen von der Festplatte geholt werden




Beispiel: Seitentabelle (Page Table)




**Virtuelle
Adresse**




VSN (Virtuelle
Seitennummer) ist
der **Index** in der
Seitentabelle



Beispiel: TLB mit zwei Einträgen



Speichereinblendung von Ein-/Ausgabegeräten



Zusammenfassung der Veranstaltung

Lehrstoff:

- Rechnerarchitektur – Assemblersprache (**Kapitel 6**)
- Mikroarchitektur – Aufbau eines Prozessors (**Kapitel 7**)
- Speichersysteme (**Kapitel 8**)

Rechnersysteme und Digitalegeräte werden immer mehr benutzt

- Jetzt haben Sie die Werkzeuge, diese auch zu *verstehen*
... und auch mit zu entwerfen!