

3. Mikroalgorithmen und Rechenwerke für die Grundrechenarten

Technische Grundlagen der Informatik 2
(Rechnertechnologie 2)
SS 2006

Andreas Koch

FG Eingebettete Systeme und ihre Anwendungen

Auf Basis von Material von
Rolf Hoffmann

FG Rechnerarchitektur

Technische Universität Darmstadt

3.1 Addition

■ Addition von Dualzahlen

- Meist ziffernweise unter Berücksichtigung der Überträge
- Addition der Ziffern durch **Halbaddierer (HA)** und **Volladdierer (VA)**
- Addierschaltnetze durch Hintereinanderschaltung von HA/VA
- Beschleunigung durch Carry-Look-Ahead

■ Beispiele für die Addition von Dualzahlen

$$01110101 = 117$$

$$\underline{01010110} = 86$$

$$1111 \quad \text{Überträge}$$

$$11001011 = 203$$

$$11111111 = 255$$

$$\underline{00000001} = 1$$

$$10000000 = 256 \text{ (Überlauf)}$$

$$11111111 = 255$$

$$\underline{11111111} = 255$$

$$111111110 = 510 \text{ (Überlauf)}$$


Dieses Bit wird als Carry(-Out) bezeichnet. Es wird 1, wenn das Ergebnis nicht mehr mit n Stellen darstellbar ist

Halbaddierer (half adder)


- Bildet die Summe von **zwei** Dualziffern A_i und B_i
- Summe kann die Werte 0,1,2 annehmen
- Summe wird codiert durch das Summenbit S_i und das Übertragsbit C_{i+1}
- $C_{i+1} \text{--} S_i = A_i + B_i$
- $S_i = A_i \oplus B_i = A_i \cdot \sim B_i \vee \sim A_i \cdot B_i$
- $C_{i+1} = A_i \cdot B_i$

| A_i | B_i | C_{i+1} | S_i | Summe |
|-------|-------|-----------|-------|-------|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 2 |

Halbaddierer



Schaltzeichen





Eine mögliche Realisierung
mit NOR-Gattern

Volladdierer

- Bildet die Summe von **drei** Dualziffern A_i , B_i und C_i
- Summe kann die Werte 0,1,2,3 annehmen
- Summe wird codiert durch das Summenbit S_i und das Übertragsbit C_{i+1}
- $C_{i+1}S_i = A_i + B_i + C_i$
- $S_i = A_i \oplus B_i \oplus C_i$
- $C_{i+1} = A_i \cdot B_i \vee A_i \cdot C_i \vee B_i \cdot C_i$
 $C_{i+1} = A_i \cdot B_i \vee (A_i \vee B_i) \cdot C_i$
 $C_{i+1} = A_i \cdot B_i \vee (A_i \oplus B_i) \cdot C_i$

| A_i | B_i | C_i | C_{i+1} | S_i | Summe |
|-------|-------|-------|-----------|-------|-------|
| 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 1 | 0 | 2 |
| 1 | 0 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 2 |
| 1 | 1 | 0 | 1 | 0 | 2 |
| 1 | 1 | 1 | 1 | 1 | 3 |


Volladdierer



$$C_{i+1} = A_i \cdot B_i \vee (A_i \oplus B_i) \cdot C_i$$


Addierer mit Übertragsweiterleitung

- engl. **Carry-Ripple-Adder**
- Additionsschaltnetz, das die Addition für zwei Dualzahlen mit n Bits durchführen kann.
- Hintereinanderschaltung von n Volladdierern, Verbindung über das Carry
- **Carry-Out** wird 1, wenn die Summe nicht mehr durch n Bits darstellbar ist (Überlauf bei unsigned number)
- **Carry-In**
 - = 0 bei normaler Addition
 - = 1 bei der Subtraktion
 - = altes Carry-Out bei der Doppelwort-Addition




Rechenzeit / Verzögerungszeit

- Zu betrachten ist der längste Pfad
- Annahme: Jedes Gatter verursacht die Verzögerung $1E$ (eine Einheit)
- $C_{i+1} = A_i \cdot B_i \vee A_i \cdot C_i \vee B_i \cdot C_i = A_i \cdot B_i \vee (A_i \vee B_i) \cdot C_i$
 - $T_1 = 3E$ für die erste Stufe, -- zusätzlich $t_i = 2E$ für alle weiteren
 - $T_i = 3E + 2E(i-1)$ -- Rechenzeit für das Carry i
- Die Rechenzeit steigt linear mit der Stellenzahl n



Berechnung der Rechenzeiten



Addierer mit Übertragsvorausberechnung

- engl. **Carry-Look-Ahead**
- **Ziel:** Beschleunigung der Addition durch schnellere Berechnung der Überträge
- **Ansatz:** Gleichungen für C_i ineinander einsetzen und ausmultiplizieren, so daß im Extremfall die Logik nur noch zweistufig ist. (hier dreistufig)
- $C_2 = \underbrace{A_1 \cdot B_1}_{G_1} \vee \underbrace{(A_1 \vee B_1)}_{P_1} \cdot C_1$ // $T_2 = 3E$ für den ersten Übertrag
- $C_3 = A_2 \cdot B_2 \vee (A_2 \vee B_2) \cdot C_2$ // $T_3 = 3E + 2E$ für zweiten Übertrag bei Weiterverwendung von C_2

$$C_3 = \underbrace{A_2 \cdot B_2}_{G_2} \vee \underbrace{(A_2 \vee B_2)}_{P_2} \cdot \underbrace{A_1 \cdot B_1}_{G_1} \vee \underbrace{(A_2 \vee B_2)}_{P_2} \cdot \underbrace{(A_1 \vee B_1)}_{P_1} \cdot C_1$$

Hilfsfunktionen
G=Carry Generate
 (neuer Übertrag)
P=Carry Propagate
 (Weiterleiten)

$$C_3 = G_2 \vee P_2 \cdot G_1 \vee P_2 \cdot P_1 \cdot C_1$$

$T_3 = 3E$ für zweiten Übertrag nach dem Einsetzen von C_2 , geht jetzt schneller

- 4-Bit-Addierer mit Übertragvorausberechnung
 - Annahme: Die Berechnung des Summenbits $2E$ dauert (3-fach EXOR-Gatter).
 - Da die Berechnung von S_4 $5E$ dauert, braucht der Übertrag C_5 nicht schneller berechnet zu werden, es kann die vereinfachte Funktion (3.6) verwendet werden.

$$C_2 = G_1 \vee P_1 C_1 \quad 3 E \quad (3.3)$$

$$C_3 = G_2 \vee P_2 G_1 \vee P_2 P_1 C_1 \quad 3 E \quad (3.4)$$

$$C_4 = G_3 \vee P_3 G_2 \vee P_3 P_2 G_1 \vee P_3 P_2 P_1 C_1 \quad 3 E \quad (3.5)$$

$$C_5 = G_4 \vee P_4 C_4 \quad 5 E \quad (3.6)$$


$$S_1 = A_1 \neq B_1 \neq C_1 \quad 2 E(\text{für ex.oder}) \quad (3.7)$$

$$S_2 = A_2 \neq B_2 \neq C_2 \quad 5 E \quad (3.8)$$

$$S_3 = A_3 \neq B_3 \neq C_3 \quad 5 E \quad (3.9)$$

$$S_4 = A_4 \neq B_4 \neq C_4 \quad 5 E \quad (3.10)$$

4-Bit-Addierer mit Übertragsvorausberechnung



■ Carry-Ripple

- $C_{i+1} = G_i \vee P_i \cdot C_i$

- **Anzahl der Logik-Eingänge R:**

$$R = 2(\text{für } G_i) + 2(\text{für } P_i) + 2(\text{für AND}) + 2(\text{für OR}) = 8$$

- für n Stufen: $R_{\text{ges}} = 8n = O(n)$

■ Carry-Look-Ahead

- 1. Stufe: $R^1 = 8$

- 2. Stufe: $R^2 = 12$

- 3. Stufe: $R^3 = 17$

- 4. Stufe: $R^4 = 23$

- allgemein für k-te Stufe

$$R^k = 8 + 4 + 5 + 6 + \dots$$

$$= 8 + 3(k-1) + (k(k-1)/2)$$

- Gesamt-Eingänge

$$R_{\text{ges}} = \text{Summe } R^k \quad k=1 \text{ bis } n$$

- für $n=1,2,3,\dots$:

- $R_{\text{ges}} = 8, 20, 37, 60, \dots$

$$C_2 = G_1 \vee P_1 C_1$$

$$C_3 = G_2 \vee P_2 G_1 \vee P_2 P_1 C_1$$

$$C_4 = G_3 \vee P_3 G_2 \vee P_3 P_2 G_1 \vee P_3 P_2 P_1 C_1$$

4-Bit-Carry-Generator

- berechnet die Überträge voraus
- berechnet **zusätzlich für die nächst höhere Ebene**
 - Generate G_4^1 und Propagate P_4^1

$$C_2 = G_1 \vee P_1 C_1$$

$$C_3 = G_2 \vee P_2 G_1 \vee P_2 P_1 C_1$$

$$C_4 = G_3 \vee P_3 G_2 \vee P_3 P_2 G_1 \vee P_3 P_2 P_1 C_1$$



$$G_4^1 = G_4 \vee P_4 G_3 \vee P_4 P_3 G_2 \vee P_4 P_3 P_2 G_1 \quad \text{Übertragserzeugung 1. Ordnung}$$

$$P_4^1 = P_4 P_3 P_2 P_1 \quad \text{Übertragsweiterleitung 1. Ordnung}$$

Carry-Look-Ahead-Baustein




SN54S182 . . . J OR W PACKAGE
 SN74S182 . . . D OR N PACKAGE
 (TOP VIEW)




16-Bit-Addierer

- 16-Bit-Addierer bestehend aus vier 4-Bit-Addierern mit Übertragsvorausberechnung
- Zwischen den Stufen Carry-Ripple-Technik



Vergleich: Ripple-Carry $1 \cdot 3 + 15 \cdot 2 = 33$

16-Bit-Addierer mit zwei Carry-Generator-Ebenen



3.1.2 Subtraktion allgemein

A) Subtraktion positiver Dualzahlen

- **1. Möglichkeit: Verwendung von Vollsubtrahierern**
- $C_{i+1} - D_i = A_i - B_i - C_i$
- Differenz kann die Werte 1, 0, -1, -2 annehmen
- Borgebit (borrow) C_{i+1} hat die Wertigkeit $-(2^i)$
- $D_i = A_i \oplus B_i \oplus C_i$
- $C_{i+1} = \sim A_i \cdot B_i \vee \sim A_i \cdot C_i \vee B_i \cdot C_i$
- Entsteht ein Carry-Out, so war $B > A$ (Für Vergleichszwecke genügt es, nur das Carry-Out zu berechnen)

| A_i | B_i | C_i | C_{i+1} | D_i | Differenz |
|-------|-------|-------|-----------|-------|-----------|
| 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 | -1 |
| 0 | 1 | 0 | 1 | 1 | -1 |
| 0 | 1 | 1 | 1 | 0 | -2 |
| 1 | 0 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 | -1 |

$0101 = 5$
 $-0010 = 2$
 - 1 borrow
 $0011 = 3$

$0101 = 5$
 $-0111 = 7$
 - 11 borrow
 - 1 borrow-out = **-16**
 $1110 = 14$
 $(-16 + 14 = -2)$

Die Subtraktion ergibt in diesem Beispiel ein Ergebnis, das nicht darstellbar ist (negative Zahlen). Bereichsunterschreitung.

Erkennbar am Carry-out=borrow-out=1. ($\rightarrow (7 > 5)$)

(Das Ergebnis mit n+1 Stellen wäre interpretiert als 2K-Zahl korrekt)

Leibniz: Supplementzahlen zur Subtraktion

... Es ist auch zu beachten, daß für eine zu subtrahierende Zahl ihr Supplement auf 100000 usw. eingesetzt werden kann, und dann braucht man keine Subtraktion sondern nur die Addition, nach dem Verfahren, das ich auch für das dekadische System anderswo dargelegt habe.

Beispiel: Zu subtrahieren ist die Zahl: 110101
Angenommen, sie sei zu subtrahieren von: 1000000
dann ergibt das offenbar: 001011
Denn wenn man dazu addiert: 110101
ergibt es wieder: 1000000

Man kann aber sofort solche Supplementzahlen hinschreiben, wenn man unter der ersten Ziffer rechts die ursprüngliche, bei den übrigen aber jeweils die gegenteilige (Ziffer des Subtrahenden) einsetzt, also 0 in 1 verwandelt. Schließlich ist am Ende zu beachten, daß von der folgenden Spalte, bis zu der keine Ziffer des Subtrahenden hinreicht, eine Einheit zu subtrahieren ist, wenn wir die Subtraktion durch bloße Addition mit Hilfe von Supplementen durchführen wollen.

The image shows a handwritten manuscript snippet in Latin, likely from Leibniz's work on binary arithmetic. It contains several lines of text and binary numbers. The text includes phrases like "additione", "decardia", "110101", "1000000", "001011", and "110101". The numbers are arranged in a way that suggests a binary subtraction operation using complements. The handwriting is cursive and somewhat difficult to read, but the key elements are the binary numbers and the Latin annotations.


Subtraktion positiver Dualzahlen

- 2. Möglichkeit: **Normaler Addierer**, Addition des 2-Komplements von B
- Es gilt $B + \sim B = 2^n - 1 \rightarrow -B = \sim B + 1 - 2^n$
- $A - B = (A + \sim B + 1) - 2^n$
 - Wenn $(A + \sim B + 1)$ einen Übertrag 2^n erzeugt, so wird er auf Null gesetzt, was der geforderten Korrektur um -2^n entspricht. Das Ergebnis ist positiv.
- Wenn $(A + \sim B + 1)$ keinen Übertrag 2^n erzeugt, so ist ebenfalls die Korrektur -2^n anzubringen, was dem Setzen des Übertrags (Borrowbit) auf 1 entspricht. Das Ergebnis ist als negativ zu werten. (In diesem Fall war $B > A$, was für Vergleichszwecke benutzt werden kann)

5 = 0101 - 0010 = -2
 1101 negiert
 0001 +1
 1001 -2^n ergibt
 0001 =3

5 = 0101 - 0111 = 7
 1000
 0001
 0110 negativ
 (11110)
 (-16 + 14 = -2)

Ergebnis ist nicht mehr darstellbar (negativ geworden).
 Durch die Negation des Carry-Outs ergibt sich das gleiche Ergebnis wie bei der 1. Möglichkeit der Subtraktion (Verwendung eines Vollsubtrahierers).
 Ergebnis im 2K mit n+1 Stellen wäre dann korrekt.



B) Subtraktion von 2K-Zahlen

- Es soll **$A - B$** im 2K gebildet werden.
- Entspricht der **Addition des Komplements $A + B'$** .
- Verwendet wird ein Addierer für 2K-Zahlen
 - Wie noch gezeigt wird, kann dafür ein normaler Addierer für Dualzahlen benutzt werden.
- Das **Komplement wird durch Negieren aller Bits von B und Setzen des Carry-In-Eingangs auf 1** bewerkstelligt.

3.1.4 Addition von Zweikomplementzahlen

- **Gegeben:** 2K-Zahlen $X[n]$ und $Y[n]$
 - Schreibweise $X[n]=X_n \dots X_1$
- **Gesucht:** Summe $S[n]$ oder $S[n+1]$ bei Überlauf
- **Lösungsweg:**
Verwendung der Rückabbildungsgleichung
 $x = X[n] - X_n 2^n$
- Betrachtung aller möglichen Fälle für X_n, Y_n, S_n, S_{n+1}

$$s = x + y = X[n] - X_n * 2^n + Y[n] - Y_n * 2^n$$

$$s = S[n] - S_n * 2^n$$

$$s = S[n + 1] - S_{n+1} * 2^{n+1}$$

| |
|---|
| $S[n] = X[n] + Y[n] \quad \text{„kein Überlauf“}$ $+ (S_n - X_n - Y_n) * 2^n$ |
| $S[n + 1] = X[n] + Y[n] \quad \text{„Überlauf“}$ $+ (2S_{n+1} - X_n - Y_n) * 2^n .$ |

6 verschiedene Fälle

| Fall | X_n | Y_n | S_{n+1} | S_n | Summe |
|------|-------|-------|-----------|-------|-------------------------------|
| a1 | 0 | 0 | (0) | 0 | $S[n] = X + Y$ |
| a2 | 0 | 0 | 0 | 1 | $S[n + 1] = X + Y$ „Überlauf“ |
| b1 | 1 | 1 | (1) | 1 | $S[n] = X + Y - 2^n$ |
| b2 | 1 | 1 | 1 | 0 | $S[n + 1] = X + Y$ „Überlauf“ |
| c1 | 0 | 1 | (1) | 0 | $S[n] = X + Y - 2^n$ |
| c2 | 0 | 1 | (0) | 1 | $S[n] = X + Y$ |

- Zusammenfassung der Fälle
 - 1. $S[n] = X + Y$ bilden und den Übertrag S_{n+1} merken. Die Überlaufbedingung berechnen.
 - 2. Wenn kein Überlauf aufgetreten ist ($OV=0$), dann ist die Summe gleich $S[n]$, ansonsten gleich $S[n + 1]$.

2K-Additionsbeispiele

| | | C | OV |
|--------|------------------|---|----|
| a1) +2 | o . o o | | |
| +2 | <u>o . o o</u> | | |
| +4 | o . l o o | o | o |

| | | C | OV |
|--------|----------------------|---|----|
| a2) +7 | o . l l l | | |
| +7 | <u>o . l l l</u> | | |
| +14 | o . l l l o | o | l |

bei 4 Bit: -2

| | | C | OV |
|--------|----------------------|---|----|
| b1) -1 | l . l l l | | |
| -1 | <u>l . l l l</u> | | |
| -2 | / l . l l o / | o | |

| | | C | OV |
|--------|--------------------|---|----|
| b2) -7 | l . o o l | | |
| -7 | <u>l . o o l</u> | | |
| -14 | l . o o l o | l | l |

bei 4 Bit: +2

| | | C | OV |
|--------|----------------------|---|----|
| c1) +2 | o . o l o | | |
| -1 | <u>l . l l l</u> | | |
| +1 | / o . o o l / | o | |

| | | C | OV |
|--------|--------------------|---|----|
| c2) +1 | o . o o l | | |
| -7 | <u>l . o o l</u> | | |
| -6 | o l . o l o | o | o |

In den Fällen b1 und c1 (kein OV) wird C=Carry-Out abgezogen (ignoriert)

In den Fällen a2 und b2 (OV) gibt C das Vorzeichen von S[n+1] an

Überlaufbedingung (Overflow)

- Carry-Out $C_n = S_{n+1}$
- Der Überlauf kann auf drei verschiedene Weisen berechnet werden:
 - 1. Wenn die Vorzeichen von X_n und Y_n gleich sind und das Ergebnis-Vorzeichen S_n sich davon unterscheidet
 - $OV = (X_n Y_n S_n = 001) \vee (X_n Y_n S_n = 110)$
 - 2. Wenn die Vorzeichen X_n und Y_n gleich und die beiden höchstwertigen Summenbits $S_{n+1} S_n$ ungleich sind
 - $OV = (X_n \equiv Y_n) \cdot (S_{n+1} \oplus S_n)$
 - 3. Wenn Carry-Out und der vorhergehende Übertrag ungleich sind
 - $OV = (C_{n+1} \oplus C_n)$


Rechenwerk für 2K-Zahlen


```
register X[n], Y[n], S[n+1], OV;  
signal H[n+1];  
perm H == X++Y pend "Additionsschaltnetz"  
on clock
```

```
[1] S ← H, OV ← (Xn ≡ Yn) · (Hn+1 ≠ Hn), next 2
```

```
[2] "if OV=0 then Summe = S[n]  
     else Summe = S[n+1] fi"
```

```
noc
```






Vergleich unsigned / signed Addition

- Ein Addierschaltnetz kann positive Dualzahlen (unsigned) addieren
 - Wenn Carry-Out=1, dann Ergebnis nicht mehr mit n Stellen darstellbar (Überlauf).
- Das Addierschaltnetz für positive Dualzahlen kann auch 2K-Zahlen (signed) addieren
 - Überlaufbedingung OV muß jetzt anders (vorher genannte Formeln) berechnet werden.
 - Wenn OV=1, dann Ergebnis nicht mehr durch n Stellen darstellbar. Carry-Out gibt in diesem Falle die zusätzliche Stelle S_{n+1} an.

Typisches Rechenwerk für Dualzahlen und 2K-Zahlen

28



- **C = Carry-Out**, zeigt Überlauf für vorzeichenlose Dualzahlen an oder ist gleich S_{n+1} , wenn Überlauf bei der 2K-Addition aufgetreten ist.
- **V = Overflow** bei der 2K-Addition (*"Vorzeichen kaputt"*).
- **Negativ N = S_n** , zeigt eine negative 2K-Zahl an, wenn kein Überlauf aufgetreten ist.
- **Zero (Z=1) = (S=0)**, zeigt an, dass die Summe Null geworden ist, wenn kein Überlauf aufgetreten ist.
- **P = Parity** wird gesetzt, wenn die Anzahl der Einsen in S ungerade ist.

- Der Vergleich von Dualzahlen und 2K-Zahlen wird oft (z.B. Motorola 68000) wie folgt durchgeführt:
 - **1. Subtraktion $A - B = A + \sim B + 1$**
 - Berechnen und Speichern der Condition Codes
 - **2. Auswerten der Condition Codes**
 - z. B. durch einen bedingten Sprungbefehl


Auswertung der Condition Codes

Befehle

| | | |
|------------------|----------------------------------|-----------------------|
| BGT | greater than (signed) > | $Z = 0$ and $N = V$ |
| BGE | greater or equal (signed) \geq | $N = V$ |
| BLE | less or equal (signed) \leq | $Z = 1$ or $N \neq V$ |
| BLT | less than (signed) < | $N \neq V$ |
| BPL | plus | $N = 0$ |
| BMI | minus | $N = 1$ |
| BHI | higher (unsigned) > | $Z = 0$ and $C = 0$ |
| BHS = BCC | higher or same (unsigned) \geq | $C = 0$ |
| BLS | lower or same (unsigned) \leq | $Z = 1$ or $C = 1$ |
| BLO = BCS | lower (unsigned) < | $C = 1$ |
| BEQ | equal = | $Z = 1$ |
| BNE | not equal \neq | $Z = 0$ |
| BVS | overflow set | $V = 1$ |
| BVC | overflow clear | $V = 0$ |
| BCS | carry set | $C = 1$ |
| BCC | carry clear | $C = 0$ |

ALU = Arithmetische u. Logische Unit

- engl. **A**rithmetical and **L**ogical **U**nit
- Darunter versteht man (in seiner einfachen Form) ein Schaltnetz, das Operationen wie **+**, **-**, **and**, **or** berechnen kann.




ALU '181 - Funktionen

Dieser ALU-Baustein kann 16 logische Funktionen (Mode Control=l) oder 16 arithmetische Funktionen (Mode Control=o) ausführen.



DM74LS181
4-Bit Arithmetic Logic Unit


| Mode Select Inputs | | | | Active LOW Operands & F _n Outputs | | Active HIGH Operands & F _n Outputs | |
|--------------------|----|----|----|--|------------------------------|---|------------------------------|
| S3 | S2 | S1 | S0 | Logic | Arithmetic (Note 2) | Logic | Arithmetic (Note 2) |
| | | | | (M = H) | (M = L) (C _n = L) | (M = H) | (M = L) (C _n = H) |
| L | L | L | L | \bar{A} | A minus 1 | \bar{A} | A |
| L | L | L | H | \overline{AB} | AB minus 1 | $\bar{A} + \bar{B}$ | A + B |
| L | L | H | L | $\bar{A} + \bar{B}$ | \overline{AB} minus 1 | $\bar{A} B$ | A + \bar{B} |
| L | L | H | H | Logic 1 | minus 1 | Logic 0 | minus 1 |
| L | H | L | L | $\bar{A} + \bar{B}$ | A plus (A + \bar{B}) | \overline{AB} | A plus \overline{AB} |
| L | H | L | H | \bar{B} | AB plus (A + \bar{B}) | \bar{B} | (A + B) plus \overline{AB} |
| L | H | H | L | $\bar{A} \oplus \bar{B}$ | A minus B minus 1 | A \oplus B | A minus B minus 1 |
| L | H | H | H | A + \bar{B} | A + \bar{B} | \overline{AB} | AB minus 1 |
| H | L | L | L | $\bar{A} B$ | A plus (A + B) | $\bar{A} + B$ | A plus AB |
| H | L | L | H | A \oplus B | A plus B | $\bar{A} \oplus \bar{B}$ | A plus B |
| H | L | H | L | B | \overline{AB} plus (A + B) | B | (A + \bar{B}) plus AB |
| H | L | H | H | A + B | A + B | AB | AB minus 1 |
| H | H | L | L | Logic 0 | A plus A (Note 1) | Logic 1 | A plus A (Note 1) |
| H | H | L | H | \overline{AB} | AB plus A | A + \bar{B} | (A + B) plus A |
| H | H | H | L | AB | \overline{AB} minus A | A + B | (A + \bar{B}) plus A |
| H | H | H | H | A | A | A | A minus 1 |



Note 1: Each bit is shifted to the next most significant position.

Note 2: Arithmetic operations expressed in 2s complement notation.

ALU '181 - Logik



Shift-Operationen


| | | |
|-----|----------------------------|--|
| SHL | Shift left | |
| SHR | Shift right | |
| SAL | Shift arithmetic left | |
| SAR | Shift arithmetic right | |
| ROL | Rotate left | |
| ROR | Rotate right | |
| RCL | Rotate left through carry | |
| RCR | Rotate right through carry | |

Typische Schiebepfehle in Mikroprozessoren (Intel 80x86)


C dient hier zum Retten bzw. Wiedereinspeisen des herausgeschobenen Bits.

Barrelshifter, Ringshifter

- Shift um k Stellen in einem Zeitschritt
- Eine Realisierungsmöglichkeit mit Multiplexern:



Bits, die nachgezogen werden Register



3.1.6 Doppelwort-Addition

- **Gegeben:** Addition mit der Wortlänge n
- **Gesucht:** Addition mit der Wortlänge $2n$
 - $X = X_2_X_1$ plus $Y = Y_2_Y_1$
- **Lösung:**
 - boole OV, $(X_2, X_1, Y_2, Y_1)[n]$, $(S_2, S_1)[n+1]$;
 - $S_1 := X_1 ++ Y_1$; "S1_{n+1}=CARRY1, ++ Addition mit Übertrag"
 - $S_2 := X_2 ++ Y_2 + S_{1_{n+1}}$; "S2_{n+1}=CARRY2"
 - $OV := (X_{2_n} \equiv Y_{2_n}) \cdot (S_{2_{n+1}} \oplus S_{2_n})$
 - if $OV = 0$ then $Summe = S_2[n]_S_1[n]$
else $Summe = S_2[n+1]_S_1[n]$ fi


3.2 Multiplikation Leibniz

Ich gehe nun zur Multiplikation über. Hier ist es wiederum klar, daß man sich nichts Leichteres vorstellen kann. Denn man braucht keine Pythagoreische Tafel), und diese Multiplikation ist die einzige, die keine andere als bereits bekannt voraussetzt. Man schreibt nämlich nur die Zahl oder an ihrer Stelle 0.

$$\begin{array}{r}
 1\ 0\ 1\ 1\ 1\ 0\ 1 \\
 \hline
 1\ 1\ 1\ 0 \\
 \hline
 0\ 0\ 0\ 0\ 0\ 0\ 0 \\
 \\
 1\ 0\ 1\ 1\ 1\ 0\ 1 \\
 1\ 0\ 1\ 1\ 1\ 0\ 1 \\
 \hline
 1\ 0\ 1\ 1\ 1\ 0\ 1 \\
 \\
 1\ 0\ 1\ 0\ 0\ 0\ 1\ 0\ 1\ 1\ 0
 \end{array}$$

Pythagoreische Tafel

| | | | | | | | | |
|---|----|----|----|----|----|----|----|----|
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 2 | 4 | 6 | 8 | 10 | 12 | 14 | 16 | 18 |
| 3 | 6 | 9 | 12 | 15 | 18 | 21 | 24 | 27 |
| 4 | 8 | 12 | 16 | 20 | 24 | 28 | 32 | 36 |
| 5 | 10 | 15 | 20 | 25 | 30 | 35 | 40 | 45 |
| 6 | 12 | 18 | 24 | 30 | 36 | 42 | 48 | 54 |
| 7 | 14 | 21 | 28 | 35 | 42 | 49 | 56 | 63 |
| 8 | 16 | 24 | 32 | 40 | 48 | 56 | 64 | 72 |
| 9 | 18 | 27 | 36 | 45 | 54 | 63 | 72 | 81 |



Leibniz: Multiplikationsmaschine

Diese Art Kalkül könnte auch mit einer Maschine ausgeführt werden [ohne Räder] . Auf folgende Weise sicherlich sehr leicht und ohne Aufwand: [mit einer Dose - einer Dose mit Löchern - diese - an den Stellen, die entsprechen - wo . . . ist - deren Löcher geöffnet und geschlossen werden können - es sollen die den. . . entsprechenden geöffnet werden – mit einer kleinen Maschine mit zweizähligen Rädern, welche -]

Eine Büchse soll so mit Löchern versehen sein, daß diese geöffnet und geschlossen werden können. Sie sei offen an den Stellen, die jeweils 1 entsprechen, und bleibe geschlossen an denen, die 0 entsprechen. Durch die offenen Stellen lasse sie kleine Würfel oder Kugeln in Rinnen fallen, durch die anderen nichts. Sie werde so bewegt und von Spalte zu Spalte verschoben, wie die Multiplikation es erfordert. Die Rinnen sollen die Spalten darstellen, und kein Kügelchen soll aus einer Rinne in eine andere gelangen können. es sei denn. nachdem die Maschine in Bewegung gesetzt ist. Dann fließen alle Kügelchen in die nächste Rinne, wobei immer eines weggenommen wird, welches in ein leeres Loch fällt [fallend dieses ausfüllt], sofern es allein die Tür passieren will). Denn die Sache kann so eingerichtet werden, daß notwendig immer zwei zusammen herauskommen, sonst sollen sie nicht herauskommen.

3.2.1 Multiplikation von Dualzahlen

- $P[n+m] = X[n] * Y [m]$
- Zur Vereinfachung $n=m$:
 $X=X[n], Y=Y[n]$
- mit $Y=Y_n \dots Y_1$

$$P = X * Y = X * Y_1 + 2^1 * X * Y_2 + \dots + 2^{n-1} * X * Y_n$$

Abkürzung $\widehat{X} = X * 2^n$

$$P = (\dots (\underbrace{(\widehat{X} * Y_1) * 2^{-1} + \widehat{X} * Y_2}_{P^1} * 2^{-1} + \dots + \widehat{X} * Y_n) * 2^{-1}$$

1. Umwandlung in Hornerschema
2. Rekursives Gleichungssystem
3. Algorithmus

```

boole X[n], Y[n], P[2n];
P:=0;
for i:=1 to n do
    P:=(P+X_oo...o * Y_i)/2 od

```

$$\begin{aligned}
 P^0 &= 0 \\
 P^1 &= (P^0 + \widehat{X} * Y_1) * 2^{-1} \\
 P^2 &= (P^1 + \widehat{X} * Y_2) * 2^{-1} \\
 &\vdots \\
 P^n &= (P^{n-1} + \widehat{X} * Y_n) * 2^{-1} .
 \end{aligned}$$

Letzter Shift kann entfallen
mit der Abkürzung




$$X = \widehat{X} * 2^{n-1}$$

Serien-paralleles Multiplikationswerk

```
register (X, Y, P2)[n], XV, YV, PV; signal H[n+1];  
perm H == P2 ++ X pend "Additionsschaltnetz mit Übertrag"
```

Addition und Shift

Nur Shift



Beispiel zum Rechenwerk

Zahlenbeispiel: $(+15) * (-9) = -135$

$V_x = 0 \quad |X| = 1111$

$V_y = 1 \quad |Y| = 1001$

Zustand

| | | | | | |
|---|-------|-------|-------|-----------|-------------------------|
| 1 | | P2_P1 | ← | 0000 1001 | $V_p \leftarrow 1$ |
| 2 | H = 0 | 1111 | P2_P1 | ← | 0111 1100 |
| 2 | | | P2_P1 | ← | 0011 1110 |
| 2 | | | P2_P1 | ← | 0001 1111 |
| 2 | H = 1 | 0000 | P2_P1 | ← | 1000 0111 „gleich -135“ |
| 3 | | | | | |

3.2.2 Multiplikation von Zweikomplementzahlen, Grundsätzl. Methode

■ **Gesucht:**

$$P[2n] = X[n] \text{ mal}_{2^k} Y[n]$$

$$\leftrightarrow p = x * y$$

1. Rückabbildung einsetzen
2. Gleichsetzen
3. Vorzeichenbedingung
4. Einsetzen ergibt

$$p = x * y = (X - X_n * 2^n) * (Y - Y_n * 2^n) \text{ und}$$

$$p = P[2n] - P_{2n} * 2^{2n}.$$

$$P[2n] = (X - X_n * 2^n) * (Y - Y_n * 2^n) + P_{2n} * 2^{2n}$$

$$P_{2n} = X_n \neq Y_n = \overline{X_n} \cdot Y_n \vee X_n \cdot \overline{Y_n} = \overline{X_n} \cdot Y_n + X_n \cdot \overline{Y_n}$$

$$P[2n] = X * Y - X_n * 2^n Y - Y_n * 2^n X$$

$$+ \underbrace{X_n Y_n 2^{2n}}_{=Y_n 2^{2n}} + \underbrace{\overline{X_n} Y_n 2^{2n}}_{=X_n 2^{2n}} + \underbrace{X_n \overline{Y_n} 2^{2n}}_{=0} + \underbrace{\overline{X_n} \overline{Y_n} 2^{2n}}_{=0} - X_n Y_n 2^{2n}$$

Für den Fall $X_n = Y_n = 1$ muß 2^{2n} abgezogen werden, indem das Übertragsbit in die Stelle 2^{n+1} mit der Wertigkeit 2^{2n} nicht beachtet wird (mod 2^{2n}). Damit erhält man allgemein:

$$P[2n] = (X * Y + X_n * 2^n (2^n - Y) + Y_n * 2^n (2^n - X)) \text{ mod } 2^{2n}$$

1. $X_n = 0, Y_n = 0$: $P[2n] = X * Y$
 x und y sind positiv: es ist keine Korrektur notwendig.
2. $X_n = 0, Y_n = 1$: $P[2n] = X * Y + 2^n(2^n - X)$
 x ist positiv, y negativ: das Komplement von X , verschoben um n Stellen nach links, muß addiert werden.
3. $X_n = 1, Y_n = 0$: $P[2n] = X * Y + 2^n(2^n - Y)$
 x ist negativ, y positiv: das Komplement von Y , verschoben um n Stellen nach links, muß addiert werden.
4. $X_n = 1, Y_n = 1$:
 $P[2n] = X * Y + 2^n(2^n - Y) + 2^n(2^n - X) - [2^{2n}]$
 x und y sind negativ: die Komplemente von X und Y , verschoben um n Stellen nach links, müssen addiert werden. Der entstehende Übertrag wird nicht beachtet.

Zahlenbeispiel für den 4. Fall

$$X[5] = 10011, x = -13$$

$$Y[5] = 10110, y = -10$$

$$\begin{array}{r} 10011 * 10110 \\ \hline \end{array}$$

00000

10011

10011

00000

10011

110100010

01101

$+2^5(2^5 - X)$


011010


$+2^5(2^5 - Y)$

1001000010

wird abgezogen
(ignoriert)

Rechenwerk, Prinzipielle Lösung





3.2.3 Parallele Multiplikation

■ Möglichkeiten

- 1. Entnehme Ergebnis aus einer Tabelle im Speicher
 - schnell, aber Tabellengröße $R = 2^n * 2^{2^n}$ Bits

- 2. Minimiere die Funktion und speichere sie in einer Schaltmatrix (PLA, UND/ODER-Matrix)
 - Aufwand steigt auch signifikant mit n an.

- 3. Zerlege die Funktion in eine Hintereinanderschaltung von einfachen Funktionen, Schaltkettenrealisierung
 - Ein Ansatz: Benutze einen serien-parallelen Algorithmus (wie vorher behandelt) und wandle den zeitlich-seriellen Ablauf in einen räumlich seriellen.
 - Ergebnis ist eine paralleles Schaltnetz (Sicht von außen), das intern als Schaltkette arbeitet und die Zwischenergebnisse asynchron weitergibt.



Schaltkette für Multiplikation von Dualzahlen


Umwandlung des serienparallelen Rechenwerks für Dualzahlen

Nachteil: Carry-Ripple-Technik

Rechenzeit für $X[n] * Y[m]$
 $t = [n + (m-2) * 2] * T$

mit T = Laufzeit durch einen V oder H





3.3 Division, 3.3.1 Division von Dualzahlen

- Beschränkung der Betrachtung auf ganzzahlige Division von Dualzahlen
- **Rest** = **Dividend – Quotient * Divisor**
- $\text{Quotient} = (\text{Dividend} - \text{Rest}) / \text{Divisor}$
- Drei Methoden
 - **Vergleichsmethode**
 - Wie oft paßt der Divisor in den höherwertigen Teil des Dividenden
→ Quotientenstelle Q_i und Abziehen von $D * Q_i$.
 - Erfordert Vergleicher und Subtrahierer.
 - **Methode mit Rückstellen des Restes**
 - Vergleich wird durch Test-Subtraktion ersetzt.
 - erfordert Subtrahierer und Addierer
 - **Methode ohne Rückstellen des Restes**
 - Nach bestimmten Schema wird entweder subtrahiert oder addiert.
 - erfordert Subtrahierer und Addierer
 - geht schneller

Überlauf-Test

Gesucht

$$\underline{r} = \underline{p} - \underline{q} * \underline{d} \quad \text{mit} \quad 0 \leq r < d$$

- Betrachtet werden positive Dualzahlen $\text{MSB} = 0$
- **Überlauf** kann auftreten, wenn die vorgesehen (n-1) Stellen für den Quotienten nicht ausreichen, **q darf nicht größer als $2^{n-1} - 1$ werden.**

Dividend

Divisor

$$\begin{aligned} p &= P[2n-1] = \circ P_{2n-2} \dots P_1 \\ q &= Q[n] = \circ Q_{n-1} \dots Q_1 \\ d &= D[n] = \circ D_{n-1} \dots D_1 \\ r &= R[n] = \circ R_{n-1} \dots R_1 \end{aligned}$$

- Der um (n-1) Stellen verschobene Divisor muß größer als p sein, damit kein Überlauf auftritt.
- Vor Beginn wird diese Bedingung getestet, entweder durch einen Vergleich oder eine Testsubtraktion

$$\begin{aligned} 0 &\leq q \leq 2^{n-1} - 1 \\ 0 &\leq q * d + r \leq (2^{n-1} - 1) * d + r < 2^{n-1} * d \\ 0 &\leq \underline{p} \leq 2^{n-1} * \underline{d}. \end{aligned}$$

$$(p - 2^{n-1} * d < 0)$$

Entwicklung der Vergleichsmethode

1. Umwandlung
Hornerschema
2. Schrittweise $Q_i * D$
abziehen, aber Q_i
noch unbekannt
3. Rekursionsschema
 - Falls Divisor in den
höherwertigen Teil des
Dividenden paßt ($D \leq 2R^i$),
dann ist $Q_{i-1}=1$ und die
durchzuführende
Subtraktion $R^{i-1} = 2R^i - D$
ergibt den neuen
(Zwischen-)Rest $R^{i-1} \geq 0$.
 - Erforderlich: Vergleicher

$$R = P - (Q_n Q_{n-1} \cdots Q_1) * D$$

$$R = P - Q_n * D * 2^{n-1} - Q_{n-1} * D * 2^{n-2} - \cdots - Q_1 * D$$

$$R = ((P 2^{-(n-1)} - Q_n * D) 2 - Q_{n-1} * D) 2 - \cdots - Q_1 * D$$

$$\begin{aligned} R^n &= P * 2^{-(n-1)} - Q_n * D \\ R^{n-1} &= \frac{R^n * 2 - Q_{n-1} * D}{\phantom{R^n * 2 - Q_{n-1} * D}} \\ &\vdots \\ R^1 &= R^2 * 2 - Q_1 * D. \end{aligned}$$

nur Abziehen falls Rest ≥ 0

Vergleichsmethode, Beispiel

$$34 \div 5 = 6 \text{ Rest } 4$$

| | | | | | | |
|---------|--------|------|---|--------------------|---------------|------|
| 0100010 | \div | 0101 | = | 0110 | , Rest | 0100 |
| (-0101) | | | | ni cht mögl i ch | \Rightarrow | 0 |
| 1000 | | | | | | |
| -0101 | | | | passt | \Rightarrow | 1 |
| 0111 | | | | | | |
| - 0101 | | | | passt | \Rightarrow | 1 |
| 0100 | | | | | | |
| (-0101) | | | | ni cht mögl i ch | \Rightarrow | 0 |
| 0100 | | | | \Rightarrow Rest | | |

Methode mit Rückstellen des Restes

$R^{i-1} := R^i * 2 - Q_{i-1} * D$ kann wie folgt umgeformt werden:

$$R^{i-1} := R^i * 2 - D;$$

if $R^{i-1} < 0$ then $Q_{i-1} := 0$; $R^{i-1} := R^{i-1} + D$; „Rückstellen“
else $Q_{i-1} := 1$; fi.

Dabei wird in jedem Schritt zuerst der Divisor probeweise subtrahiert; wird der Teilrest R^{i-1} negativ, dann war die Subtraktion unberechtigt ($Q_{i-1} = 0$), und der Teilrest wird durch Addition von D zurückgestellt.

Vorteil: Kein separates
Vergleichsschaltnetz
erforderlich

Methode ohne Rückstellen des Restes

- Umformung ergibt neues Rekursionsschema
 1. Im ersten Schritt wird getestet, ob die Bedingung $p < d * 2^{n-1}$ erfüllt ist. Überlauf, falls die Subtraktion mit D kein negatives Ergebnis liefert.
 2. Schritt i : Wenn der vorhergehende Teilrest negativ ist, dann wird D addiert, sonst subtrahiert
 1. Wenn der neue Teilrest negativ ist, dann ist $Q_i = 0$, sonst ist $Q_i = 1$.
 3. Korrekturschritt am Ende, damit Rest positiv
 - if $R^1 < 0$ then $R := R^1 + D$

Umformung
$$R = P - D * 2^{n-1} + (1 - 2Q_n)D * 2^{n-2} + \dots + (1 - 2Q_2)D + (1 - Q_1)D.$$

Rekursionsschema

$$\begin{aligned} R^n &= P * 2^{-(n-1)} - D && \rightarrow Q_n = (R_n \geq 0) \\ & && \text{if } Q_n = 1 \text{ then „Überlauf“} \\ R^{n-1} &= R^n * 2 + (1 - 2 * Q_n) * D && \rightarrow Q_{n-1} = (R_{n-1} \geq 0) \\ &\vdots && \\ R^1 &= R^2 * 2 + (1 - 2 * Q_2) * D && \rightarrow Q_1 = (R_1 \geq 0) \\ R &= R^1 + (1 - Q_1) * D && . \end{aligned}$$

Ohne Rückstellen, Beispiel

$$34 \div 5 = 6 \text{ Rest } 4$$

mit $D = 0101$, $D' = 1011$

$$0100010 \div 0101 = 0110, \text{ Rest } 0100$$

$$+ \underline{1011}$$

$$11110$$

$$+ \underline{0101}$$

$$1000111$$

$$+ \underline{1011}$$

$$100100$$

$$+ \underline{1011}$$

$$1111$$

$$+ \underline{0101}$$

$$10100$$

+D', Test auf Overflow im ersten Schritt

negativ ==> Quotientenbit 0, kein Overflow

+D

positiv ==> Quotientenbit 1

+D'


positiv ==> Quotientenbit 1

+D'


Rest negativ ==> Quotientenbit 0

+D, damit Rest positiv wird

Dividierwerk




Mikroalgorithmus / Steueralgorithmus



register D[n], R[n], Q[n], OV;

Divisionsüberlauf



Zahlenbeispiel

$$34 \div 5 = 6 \text{ Rest } 4$$

DIVIDEND = 0 1 0 0 0 1 0
 D = 0 1 0 1 = DIVISOR
 D' = 1 0 1 1

| | | | |
|---------|---|--------------------------------------|-----------|
| Zustand | 1 | R_Q <- 0 1 0 0 0 1 0 0 | → +D' |
| | 2 | R <- 1 1 1 1 | shl |
| | 3 | R_Q <- 1 1 1 0 1 0 0 0 | → +D |
| | 4 | R <- 0 0 1 1 | shl |
| | 3 | R_Q <- 0 1 1 1 0 0 0 1 | +D' |
| | 4 | R <- 0 0 1 0 | shl |
| | 3 | R_Q <- 0 1 0 0 0 0 1 1 | +D' |
| | 4 | R <- 1 1 1 1 | +D, shl Q |
| | 5 | R_Q <- <u>0 1 0 0</u> <u>0 1 1 0</u> | |
| | | 4 6 | |