Prüfer / Betreuer

Bereich: Robotik, Computational and Computer Engineering

Fachrichtung: Technische Informatik, Elektrotechnik/Datentechnik

Voraussetzungen:

Grundlagen der digitalen Logik (bspw. Digitaltechnik (DT))
Grundlagen der Rechnerarchitektur (Rechnerorganisation (RO) und AER)

Empfohlen werden zudem grundlegendes Wissen über Compiler und Linux-Systeme.

Inhalt

FPGAs wurden in den letzten Jahren sehr erfolgreich zur Umsetzung anwendungsspezifischer Beschleuniger in heterogenen Systemen eingesetzt. Allerdings ist die Programmierung mit konventionellen Hardware-Beschreibungssprachen wie Verilog oder VHDL nach wie vor mühsam.

Als Alternative spielen High-Level Synthese Werkzeuge, die Hardware auch aus Hochsprachen wie C/C++ oder SYCL, dem Nachfolger von OpenCL, erzeugen können, eine zunehmend wichtigere Rolle bei der Implementierung solcher Beschleuniger. Im Rahmen dieser Veranstaltung erwerben Sie nützliches Hintergrundwissen zu den grundlegenden Algorithmen der High-Level Synthese sowie Kenntnisse beim praktischen Entwurf und der Optimierung von FPGA-Designs mittels High-Level Synthese-Werkzeugen.

Darüber hinaus lernen Sie relevante Techniken zur Integration von FPGA-basierten Beschleunigern in heterogene Systeme kennen. Im Rahmen der mit dieser Veranstaltung verbunden Praxisphase implementieren Sie einen FPGA-basierten Beschleuniger für ein vorgegebenes Problem und setzen diesen auf einem typischen heterogenen System in echter Hardware um.

Als Neuerung im SoSe 2023 wurde das bisher gelehrte OpenCL durch den Nachfolger SYCL ersetzt, das am Beispiel der frei verfügbaren Intel oneAPI Programmierwerkzeuge eingeführt wird. oneAPI erlaubt die parallele Programmierung von CPUs, GPUs und Akzeleratoren wie FPGAs mit einer einheitlichen übergreifenden Programmiermethodik.

Aufgrund des praktischen Hintergrunden wird die Vorlesung größtenteils “virtuell” angeboten. Prinzipiell sind alle relevanten Lehrmaterialien digital verfügbar, und Sie müssen an keiner Präsenz-Veranstaltung (bis auf die Klausur) teilnehmen. Weitere Informationen erhalten Sie im Moodle-Kurs. Es wird 2-3 Präsenzblöcke (für Fragen u.ä.) geben, die Termine werden frühzeitig im Moodle angekündigt.

Beginn: 15.04.2024

Sprechstunde: Nach Buchung im Moodle-Kurs

Moodle: Moodle-Kurs (Verfügbar ab Vorlesungsbeginn)

Materialen

Das neue SYCL-Material für FPGA-HLL eingeführt im SoSe 2023:

Vorlesungsfolien

Introduction to SYCL Course Section
Introduction to oneAPI
SYCL Program Structure
Lab Session

Aufzeichnungen

Die Folien und der Vortrag werden bis auf weiteres aufgezeichnet. Dabei kann es gelegentlich durch die Tücke der Technik zu Störungen oder Ausfällen kommen. Wir bitten diese zu entschuldigen und hoffen, sie in erneuten Durchgängen zu vermeiden. Die Aufzeichungen selbst sind platzsparend im H.264-Format komprimiert. Zum Abspielen empfehlen wir VLC.

Introduction to SYCL Course Section
Introduction to oneAPI
SYCL Program Structure
Lab Session