Dipl.-Inform. Thorsten Wink
		Technische Universität Darmstadt
		FB20 (Informatik)
		FG Eingebettete Systeme und ihre Anwendungen
		Hochschulstr. 10
		D-64289 Darmstadt
		Telefon: +49 6151 / 16-70362
		Fax: +49 6151 / 16-5472
		E-Mail:
		S2/02 (Piloty-Gebäude), Raum E106
		Sprechstunde: Mittwoch 14:00 - 15:00 Uhr

Forschungsgebiete

• Simulation von Multicore-Architecturen auf FPGAs
• Effiziente Speicheranbindungen für adaptive Computer
• Adaptive Computer

Lebenslauf

2002-2009

Studium der Informatik an der TU Darmstadt

2009

Diplom in Informatik

seit 2009

Wissenschaftlicher Mitarbeiter der Fachgruppe Eingebettete Systeme und ihre Anwendungen (ESA)

Veröffentlichungen

Thielmann, B., Huthmann, J., Wink, T., Koch, A.
Widening the Memory Bottleneck by Automatically-Compiled Application-Specific Speculation Mechanisms
in Embedded Systems Design with FPGAs by Athanas, P., Pnevmatikatos, D., Sklavos, N. (Eds)., Springer, to appear 11-2012

Thielmann, B., Wink, T., Huthmann, J., Koch, A.
RAP: More Efficient Memory Access in Highly Speculative Execution on Reconfigurable Adaptive Computers
IEEE Proc. International Conference on ReConFigurable Computing and FPGAs (ReConFig), Cancun (MX), 11-2011

Lange, H., Wink, T., Koch, A.
MARC II: A Parametrized Speculative Multi-Ported Memory Subsystem for Reconfigurable Computers
ACM Proc. Design, Automation, and Test in Europe (DATE), Grenoble (F), 03-2011

Shoufan, A., Wink, T, Molter, H. G., Huss, S. A., Kohnert, E.
A Novel Cryptoprocessor Architecture for the Mc Eliece Public-Key Cryptosystem
IEEE Transactions on Computers, 59., Page(s) 1133-1546, May 2010

Shoufan, A., Wink, T., Molter, H. G., Huss, S. A., Strenzke, F.
A Novel Processor Architecture for Mc Eliece Cryptosystem and FPGA Platforms
20th IEEE International Conference on Application-specific Systems, Architectures and Processors, July 2009

Wink, T.
Quantencomputerresistente Kryptoverfahren: Implementierung des Mc Eliece Kryptosystems auf einem FPGA
Diplomarbeit, TU Darmstadt, 2009

Offene studentische Arbeiten

• Anpassung eines adaptiven Computersystems auf eine neue Zielplattform (SA/BA/DA/MA)
  Als Plattform für unsere adaptiven Computer dient bisher ein Board mit einem FPGA von XILINX mit integriertem PowerPC-Kern. Auf diesem läuft ein angepasstes Linux. Vor dem Hintergrund, dass XILINX mit der Einführung der aktuellen Virtex6-Serie keine FPGAs mit Prozessorkern mehr anbietet, und um unsere Architektur auch generell auf FPGAs ohne Prozessorkern zu portieren, sind einige Änderungen nötig. Es ist geplant, die bisherigen Aufgaben des PowerPCs mit dem Softcore-Prozessor Microblaze zu realisieren. Hierzu sind einige Umbauten nötig.
  
  Dabei sind eine Reihe von Teilaufgaben zu bearbeiten:
  • Die Erstellung eines Hardware-Designs mit Microblaze und Anbindung der Peripheriehardware (DDR2-RAM, Netzwerk, serielle Schnittstelle...). Hierbei kann evtl. auf bereits vorhandene Designs aufgesetzt werden.
  • Implementierung der Anbindung des konfigurierbaren Hardwarebeschleunigers an den Microblaze-Prozessor.
  • Implementierung des direkten Speicherzugriffes der konfigurierbaren Hardware. Hier sind zwei verschiedene Ansätze denkbar: Über einen IP-Core von XILINX oder eine Eigenentwicklung. Es soll zuerst der IP-Core evaluiert werden und dann bei Bedarf unsere bisherige Lösung angepasst werden.
  • Im Falle einer Diplom- oder Master-Arbeit ist der Linux-Kernel an das erstellte System anzupassen, um mit dem konfigurierbaren Hardwarebeschleuniger kommunizieren zu können.