Presentations
Juling, A.Evaluation of a Design Flow for Exploiting Partial Reconfiguration

Generierung von gepipelinten Hardware-Rechneneinheiten aus Kontrollflußgraphen

Neue Placer-Module für den "Universal Generator for Logic Circuits on FPGAs"

Portierung eines Java Frameworks zur Erzeugung von parametrisierten Hardware Strukturen auf eine neue Generation von rekonfigurierbaren Logikbausteinen

Cocoma - Ein Scheduler für den Hardware/Software-Compiler Comrade

Goto-Entfernen für den Comrade-Compiler
