Dipl.-Inform. Holger Lange
		Technische Universität Darmstadt
		FB20 (Informatik)
		FG Eingebettete Systeme und ihre Anwendungen
		Hochschulstr. 10
		D-64289 Darmstadt
		Telefon: +49 6151 / 16-4070
		Fax: +49 6151 / 16-5472
		E-Mail:
		S2/02 (Piloty-Gebäude), Raum E106

Forschungsgebiete

Hardware-Architekturen für adaptive Rechner

Die eng verzahnte Zusammenarbeit von rekonfigurierbaren Hardware-Beschleunigern mit der CPU in adaptiven Rechensystemen stellt besondere Anforderungen an die Kommunikation. Einerseits erfordert der Austausch von aktiven Variablen zur Übergabe von Parametern zwischen Hardware-Beschleunbiger und Software auf der CPU eine geringe Latenz. Andererseits benötigen die Beschleuniger für eine effektive und effiziente Auslastung meist eine hohe Speicherbandbreite. Beides kann nicht mehr durch Standard-Busse erreicht werden. Passend zu neuen Architekturen muss auch ein neues HW/SW-Ausführungsmodell gefunden werden, um z.B. einen schnellen, transparenten Austausch von Zeigern auf beliebige, von Hardware und Software gemeinsam verwendete Datenstrukturen und somit effizientes gemeinsames Rechnen auf beliebigen Bereichen des Hauptspeichers zu ermöglichen. Dies ist insbesondere im Umfeld moderner Betriebssysteme mit virtuellem Speichermanagement essenziell.

Einbindung komplexer IP-Blöcke in automatisch generierte Datenpfade

Um dem Compiler für adaptive Rechensysteme "COMRADE" den Zugriff auf den reichen Fundus von wiederverwendbaren Hardware-Blöcken (Intellectual Property cores, IP) zu ermöglichen, muss eine Abstraktion ihrer Schnittstellen und Funktionalitäten gefunden werden. Dies ist noch aus einem weiteren Grund sinnvoll: Extrem hohe Anforderungen an die Hardware-Qualität können die manuelle Optimierung eines Blockes erforderlich machen. Diese Vorgehensweise ähnelt der im Software-Bereich praktizierten Einbindung von handoptimierten Assembler-Fragmenten in größere C-Programme. In beiden Fällen muss die existierende Hardware mit dem automatisch generierten Datenpfad integriert werden. Die Schnittstellensemantiken und Funktionalitäten der IP-Blöcke werden in Transaktionen abstrahiert, welche wiederum als normale Funktionsaufrufe in C eingebunden werden. Das für dieses Vorgehen erforderliche Management komplexer IP- und Plattformkonfigurationen mit großen Parametermengen ist ebenso Gegenstand der Forschung.

Gerade im Hinblick auf die zur Zeit entstehenden heterogen System-on-Chip-Architekturen kann mit den zu erstellenden Methoden und Werkzeugen die Integration verschiedener Komponenten, gleich ob manuell oder automatisch erstellt, stark vereinfacht werden. Die Ergebnisse sind nicht nur für rekonfigurierbare Rechensysteme, sondern auch für Systemintegration im Allgemeinen verwendbar.

Lebenslauf

1994-2001

Studium der Informatik an der TU Braunschweig mit den Schwerpunkten Entwurf integrierter Schaltungen, Verteilte Systeme und Hochleistungskommunikation, Medizinische Informatik sowie Kommunikationsnetze

2001

Diplom in Informatik (TU Braunschweig, E.I.S.)

2001-2003

Design Methodology Engineer bei sci-worx GmbH, Braunschweig

2003-2005

Wissenschaftlicher Mitarbeiter der Abteilung Entwurf integrierter Schaltungen (E.I.S.) der TU Braunschweig

seit 2005

Wissenschaftlicher Mitarbeiter der Fachgruppe Eingebettete Systeme und ihre Anwendungen (ESA)

2011

Promotion zum Dr.-Ing. (TU Darmstadt, ESA)

Veröffentlichungen

Lange, H.
Reconfigurable Computing Platforms and Target System Architectures for Automatic HW/SW Compilation (Dissertation/Doctoral Thesis)
TU Darmstadt (Germany) 2011
Thesis Lange 2011

Lange, H., Wink, T., Koch, A.
MARC II: A Parametrized Speculative Multi-Ported Memory Subsystem for Reconfigurable Computers
ACM Proc. Design, Automation, and Test in Europe (DATE), Grenoble (F), 03-2011
Paper DATE 2011

Lange, H., Koch, A.
Architectures and Execution Models for Hardware/Software Compilation and their System-Level Realization
IEEE Transactions on Computers pp. 1363-1377, IEEE Computer Society Digital Library, 10-2010
Publisher Pre-Print

Lange, H., Stock, F., Koch, A., Hildenbrand, D.
Acceleration and Energy Efficiency of a Geometric Algebra Computation using Reconfigurable Computers and GPUs
Seventeenth Annual IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM), Napa (USA), 04-2009.
Paper FCCM 2009 Extended Version

Lange, H., Koch, A.
Low-Latency High-Bandwidth HW/SW Communication in a Virtual Memory Environment
Intl. Conf. on Field Programmable Logic and Applications (FPL), Heidelberg (D), 09-08.
Paper FPL 2008

Hildenbrand, D., Lange, H., Stock, F., Koch, A.
Efficient Inverse Kinematics Algorithm based on Conformal Geometric Algebra Using Reconfigurable Hardware
Intl. Conf. on Computer Graphics Theory and Applications (GRAPP), Funchal (PT), 01-08
Paper GRAPP 2008

Lange, H., Koch, A.
An Execution Model for Hardware/Software Compilation and its System-Level Realization
Intl. Conf. on Field Programmable Logic and Applications (FPL), Amsterdam (NL), 08-07.
Paper FPL 2007

Lange, H., Koch, A.
Design and System Level Evaluation of a High Performance Memory System for reconfigurable SoC Platforms
Proc. HiPEAC Workshop on Reconfigurable Computing, Gent, 01-07
Paper HiPEAC WRC 2007

Lange, H., Koch, A.
Hardware/Software Co-Design by Automatic Embedding of Complex IP Cores
International Conference on Field Programmable Logic and its Applications (FPL), Antwerpen, 09-04
Paper FPL 2004

Lange, H., Radetzki, M.
IP Configuration Management with Abstract Parameterizations
International Workshop on IP-Based SoC Design, Grenoble, 10-02

Lange, H.
MARC: Ein parametrisiertes Speicherzugriffssystem für adaptive Rechner
Diplomarbeit, Abteilung E.I.S., TU Braunschweig, 04-01

Lange, H., Koch, A.
Memory Access Schemes for Configurable Processors
Workshop on Field-Programmable Logic and Applications, Villach, 08-00
Paper FPL 2000

Offene studentische Arbeiten

-