Skip to main content.

Breaking News In der Vorlesung am 15.01. wurden die Zeiten für die im V2-Modus erforderlichen zweiten mündlichen Teilprüfungen am 19.03. vergeben. Falls Sie noch eine zweite Teilprüfung brauchen, kontaktieren Sie bitte den Dozenten.

Algorithmen im Chip-Entwurf

Bereich
Computer Microsystems
Fachrichtung
Technische Informatik, Elektrotechnik/Datentechnik
Art
IV4 oder V2
Dozent
Andreas Koch
Voraussetzungen
Grundkenntnisse des Entwurfs digitaler Schaltungen (z.B. Technische Grundlagen der Informatik I+II), Algorithmen und Datenstrukturen, Java
Inhalt
Praktische Einführung in Algorithmen und Datenstrukturen verschiedener CAD-Werkzeuge für den Chip-Entwurf. Dabei werden zunächst allgemein anwendbare Optimierungsverfahren und Graph-Algorithmen vorgestellt. Anschließend wird ihr Einsatz zur Lösung spezieller Probleme auf verschiedenen Ebenen des Chip-Entwurfs diskutiert, z.B. Plazierung und Verdrahtung. Parallel zur Vorlesung werden am Beispiel einer einfachen FPGA-Architektur ausgewählte Verfahren praktisch in Java implementiert und untersucht. Dabei werden eine Reihe von kleineren gefolgt von einer komplexeren Aufgabe bearbeitet.
Literatur
Sabih Gerez, ``Algorithms for VLSI Design Automation'', Ausgewählte wissenschaftliche Arbeiten
Credits
6.0 durch erfolgreiches Absolvieren des praktischen Teils (Aufgaben, Kolloquien, Vorträge), 3.0 bei Beschränkung auf die Vorlesung
Ort
S2|02, C120
Zeit
Di, 11:40-13:20 Uhr; Fr 9:50-11:30 Uhr; Kolloquien nach Abgaben Donnerstag nachmittags

Anmeldung
Für diese Veranstaltung ist unbedingt eine Anmeldung über das WebReg-System erforderlich (jetzt eröffnet).
Prüfung
Für den Modus 2 SWS (3.0 CP) findet die Prüfung vorlesungsbegleitend in Form von zwei mündlichen Teilprüfungen statt. Die erste der Prüfungen wird abgenommen voraussichtlich ab dem 6.12.2007, individuelle Termine werden noch zugeteilt. Die zweite Teilprüfung findet am Mittwoch, dem 19.3.2008, ab 15:00 statt. Die ersten Termine wurden bereits in der Vorlesung vergeben. Falls Sie noch einen Termin benötigen nehmen Sie bitte mit dem Dozenten Kontakt auf. Im 4SWS-Modus (6.0 CP) wird die Prüfungsleistung stattdessen durch das erfolgreiche Bearbeiten der Programmieraufgaben, sowie der erfolgreichen Beteiligung an den Kolloquien und Vorträgen erbracht. Bitte stellen Sie sicher, dass Sie, falls in Ihrem Studiengang erforderlich, bei der entsprechenden Stelle zur Prüfung angemeldet sind. Das WebReg ist dafür nicht ausreichend! Wichtig: Eine solche Anmeldung ist ggf. auch für den klausurfreien 4SWS-Modus erforderlich (z.B. für den Informatik-Bachelor im Zentralen Prüfungssekretariat)!

Vorlesungsfolien

1. Block: Probleme, Werkzeuge und Graphen
Schwarz-Weiß Farbig

2. Block: Kompaktierung und Schaltungsdarstellungen
Schwarz-Weiß Farbig

Kick-Off zu den praktischen Arbeiten
Schwarz-Weiß Farbig

3. Block: Timing-Analyse und Heuristiken
Schwarz-Weiß Farbig

4. Block: Längenmaße und VPR-Platzierung
Schwarz-Weiß Farbig

5. Block: Andere Platzierungsprobleme und Längenmaße, allgemeine Platzierungstechniken, Partitionierung und Timing-Pfade
Schwarz-Weiß Farbig

6. Block: Exakte Optimierungsverfahren
Schwarz-Weiß Farbig

7. Block: Realer FPGA-Router
Schwarz-Weiß Farbig Beispiel 1 Beispiel 2 Beispiel 3

8. Block: Grundlagen der Verdrahtung
Schwarz-Weiß Farbig

9. Block: Kanalverdrahtung und globale Verdrahtung
Schwarz-Weiß Farbig

10. Block: Verbesserungen
Schwarz-Weiß Farbig

Aufgaben für praktische Programmierarbeiten

Aufgabe 1: Schaltungsanalyse

Aufgabe 2: Schaltungsplatzierung

Aufgabe 3: Schaltungsverdrahtung

Aufgabe 4: Verbesserungen und Abschlussdokumentation

Materialsammlung für praktische Arbeiten

Leitfaden
Programmierrichtlinien
Korrekturfaktoren für Verdrahtungslängen

Eingabedateien für Testschaltungen

Minimaler Satz
Vollständiger Satz

Ausgewählte wissenschaftliche Veröffentlichungen als Hintergrundmaterial

Korrekturfaktoren für Verdrahtungslänge

Platzierung 1
Platzierung 2

Inkrementelle Pfadlängenberechnung

Verdrahtung 1
Verdrahtung 2
Verdrahtung 3

Abschätzung der Verdrahtungsdichte 1
Abschätzung der Verdrahtungsdichte 2