Skip to main content.

Technische Grundlagen der Informatik 2 / Rechnertechnologie II (Diplom)

Fachrichtung
Technische Informatik
Art
V2+Ü2
Dozent
Andreas Koch
Betreuer
Holger Lange
Voraussetzungen
Technische Grundlagen der Informatik I

Inhalt
Die Vorlesung bietet eine Einführung in die Mikroarchitektur von Mikroprozessoren. Dazu werden als Grundlagen zunächst maschinennahe Darstellungsformen von Informationen und die Realisierung von Basisoperationen wie Arithmetik vorgestellt. Darauf aufbauend werden die Konzepte von Steuer- und Rechenwerken erarbeitet, die dann schliesslich zur Realisierung von kompletten Mikroprozessoren verwendet werden. Ein Überblick über die Vielzahl praktisch verwendeter Architekturvarianten schließt die Veranstaltung ab. In den begleitenden Übungen werden wichtige Hardware-Komponenten in der Modellierungsprache Verilog HDL beschrieben und ihr Verhaten genauer untersucht.

Literatur
Rechnerentwurf und Mikroprogrammierung von Rolf Hoffmann
Rechnerorgnisation und -entwurf von Patterson, Hennessy 3. Auflage, 2005
VLSI-Entwurf eines RISC-Prozessors von Ulrich Golze, Peter Blinzer, Elmar Cochlovius

Credits
6.0 CP
Diplomstudiengang Informatik
Wenn Sie dieses Fach im Rahmen Ihrer Informatik B-Prüfung einbringen müssen, halten Sie bitte unbedingt mit der Studienberatung des Fachbereichs Informatik (Ulrike Brandt) Rücksprache, da sich das Verfahren geändert hat. Wenn Sie einen Leistungsnachweis in Rechnertechnologie II (Klausur am 6.6., s.u.) benötigen, melden Sie sich dazu bitte bis zum 31.05. im Sekretariat der FG ESA (S2|02/E104) an.
Zeit
Freitags, 9:50-11:30 Uhr.
Ort
S3|11/08 Achtung Änderung!
Nachholtermine
Die wegen der Brückentage verschobenen Veranstaltungen finden jeweils Freitag, 7.7. und 14.7., von 14:25-16:05 Uhr in S2|02/C205 statt.
Beginn
21.04.2006

Übungen
Die Gruppeneinteilung steht fest und ist unter WebReg einsehbar.
Beginn der Übungen ab 08.05.06. Die Termine vom 05.06-07.06.06 fallen aus (Pfingsten).
Ab dem 24.04.06 gibt es ein Verilog-Aufgabenblatt zur selbständigen Bearbeitung.

Klausuren
Die Ergebnisse der Klausur 2. Teil TGdI2 bzw. RT2 hängen bei den Fachgruppen ESA, ISS und Rechnerarchitektur aus. Die Noten sind außerdem über WebReg einsehbar. Klausureinsicht ist am 10.10.06 von 14:30-16:00 in Raum S2|02 E215. (Nur Akteneinsicht, Überprüfungsgesuche sind anschließend schriftlich einzureichen.)

Tutorensprechstunden

Do. 11.05.06 15:25-16:10 S2|02/A213 Alexander Juling
Do. 18.05.06 15:25-16:10 S2|02/E102 Georg Schmalz
Di. 23.05.06 15:30-16:15 S2|02/E102 Benjamin Meyer
Di. 30.05.06 10:00-10:45 S2|02/E115 Attila Jaeger
Mi. 31.05.06 13:15-14:15 S2|02/E315 Brigitte Haaß
Do. 01.06.06 15:00-15:45 S2|02/E115 Alexandra Mengele
Di. 06.06.06 13:30-14:15 S1|03/109 Benjamin Meyer
Di. 06.06.06 13:30-14:15 S1|03/109 Alexander Biedermann
Do. 29.06.06 15:00-15:45 S2|02/E202 Georg Schmalz
Do. 06.07.06 15:30-16:15 S2|02/E202 Georg Schmalz
Mo. 10.07.06 09:45-10:30 S2|02/A213 Hakan Eroglu
Do. 13.07.06 14:00-14:45 S2|02/E302 Adrian Krion
Mo. 31.07.06 11:00-11:45 S2|02/E102 Attila Jaeger
Mo. 31.07.06 12:00-12:45 S2|02/E102 Adrian Krion
Di. 01.08.06 09:00-09:45 S2|02/E102 Alexander Juling
Mi. 02.08.06 10:00-10:45 S2|02/E102 Alexandra Mengele
Mi. 02.08.06 13:00-13:45 S2|02/E102 Georg Schmalz
Do. 03.08.06 09:00-09:45 S2|02/E102 Alexander Biedermann

Skript

Skript zu den Vorlesungskapiteln 1 bis 5 (Korrigierte Version 13.04.06)

Vorlesungsfolien

1. Organisatorisches

Verilog Einführung 21.04.

2. Codierung

3. Zahlendarstellungen

4. Grundrechenarten

5. Steuer- und Operationswerke

6. Der Prozessor DINATOS

7. MIPS Teil 1 - Befehlssatz

8. MIPS Teil 2 - Operationswerk

9. MIPS Teil 3 - Steuerwerk

10. MIPS Teil 4 - Mehrtakt-Implementierung

11. MIPS Teil 5 - Pipelining

12. Moderne PC CPUs

Material zu den Übungen

Verilog Übersicht Update 05.07.

Verilog Aufgabenblatt zur selbständigen Bearbeitung 24.04. Lösung Update 28.04.

1. Übung - Zeichencodierung 04.05. Lösung 1. Übung Korrektur 07.06.

2. Übung - Zahlen 11.05. Update 17.05. Lösung 2. Übung

3. Übung - Rechenwerke 20.05. Lösung 3. Übung

4. Übung - Mikroprogramme 26.05. Lösung 4. Übung

5. Übung - Dinatos 08.06. Lösung 5. Übung

6. Übung - MIPS und Dinatos in Verilog 16.06. Lösung 6. Übung

7. Übung - MIPS ALU 22.06. Lösung 7. Übung

8. Übung - MIPS Operationswerk 29.06. Lösung 8. Übung

9. Übung - MIPS Datenpfad 06.07. Lösung 9. Übung

10. Übung - MIPS Pipelining 14.07. Lösung 10. Übung