![]() | Dr.-Ing. Andreas Engel | ||
---|---|---|---|
Technical University Darmstadt | |||
Computer Science Institute | |||
Embedded Systems and Applications Group | |||
Hochschulstr. 10 | |||
D-64289 Darmstadt | |||
Phone: +49 6151 / 16-22430 | |||
Fax: +49 6151 / 16-22422 | |||
E-Mail: | ![]() | ||
S2/02 (Piloty building), Room E106 |
Open Topics
Topics in progress
Irfan KhanMA: Conception and Realization of a Software Architecture for Data Processing of Automated Driving

Finished Topics
Dennis Drößler, 10-2018BA: Implementierung von Methoden zur Simulation von Belastungen automobiler Komponenten in CUDA


MA: Implementation and Evaluation of a Hardware-Accelerated EtherCAT Slave Protocol


BA: Optimiertes Floorplanning für CGRAs


PP: Smart-Overhead Light Source for a Greenhouse
Jan Hohmann, 04-2018
BA: Auslagerung von FPGA Laufzeitdaten in nicht-volatilen Speicher


MA: Vergleichender Einsatz von High-Level Synthese auf Datenanalyse-Algorithmen für Leistungsmessgeräte


BA: Auswahl und Implementierung von CGRA-Makrooperationen


BA: Hardware-Acceleration of Java-implemented Experiments of the OPS-SAT project on a Cyclone V SoC
ESOC OPS-SAT project

BA: Hardware-Beschleunigung eines optischen Systems zur Drahtdurchmesser-Bestimmung


BA: Specification and Partial Implementation of a Test and Control Framework For the OPS-SAT project
ESOC OPS-SAT project

BA: Implementierung und Evaluation von Gleitkommaoperation mit frei konfigurierbaren Bitbreiten


MA: Over-the-air-programming von rekonfigurierbaren drahtlosen Sensorknoten


Hardware-Beschleunigung eines Echtzeitbetriebssystems


Hardware-beschleunigte adaptive Drehmoment-Regelung eines Piezo-Ultraschallmotors


Entwicklung eines modularen Batterie Management Systems für Lithium-Polymer-Akkumulatoren

Aufbau einer FPGA-Schaltung für einen Piezo-Ultraschallmotor


Hardware accelerated data compression in wireless sensor networks


Implementierung und Analyse einer digitalen Signalsynthese auf einer rekonfigurierbaren Recheneinheit

Analyse und Implementierung des Flooding Time Synchronization Protokolls auf einem IEEE 802.15.4 RF-SoC

